时下的微电子产业链已是一个相当庞大的系统结构，从最上游的晶圆制造代工厂(Foundy)、中游的无晶圆厂设计公司(Fabless)，直到下游的OEM(原始设备制造商)、ODM(原始设计制造商)，无不在电子信息产品的制造过程中发挥着无可取代的作用。从微电子产业的特点来看，生产制造是基础，研发设计是灵魂，二者只有相辅相成才能多快好省地推出满足市场需求的产品。最近，国内外媒体报道的台积电(TSMC)40nm工艺推迟至明年一季度的消息，着实在业界引起了不小的反响，受影响最大的莫过于AMD-ATI了，但其他的先进制成追随者例如Altera等所受拖累也不可谓不小。  
    台积电40nm工艺的搁浅  

    此前，在Intel、IBM和AMD纷纷投向45nm的时候，台积电决定直接跳到40nm的代工服务这一制程。按照计划，台积电会在今年晚些时候上马40nm工艺生产线。  

    目前与台积电在40nm工艺方面合作的主要客户包括AMD、Altera、Broadcom、Conexant、NVIDIA、Spansion、Synopsys及VIA，最近Sun Microsystems也选择了台积电，来代工生产UltraSPARC处理器。  

    然而，台积电40nm推出计划被不断延迟，由明年1月份又进一步延后到了2-3月份。台积电的变更必将对这些雄心勃勃直指40nm的客户们的研发计划乃至交付产品的时间产生一定的影响，最终还可能引发一系列连锁反应，使终端产品的上市受到拖累。Altera是台积电先进工艺的忠实追随者，在此之前也确实享受到了台积电对先进工艺的执着所带来的好处，所以这次依然跟随台积电40nm计划在今年4月高调宣称2008年第四季度推出40nm产品，并向外界描述了诸多其未来40nm产品的优势。此次台积电推迟40nm工艺的消息，无疑对他们是一个不小的打击。  

    作为行业基础的代工厂，在微电子产业价值链中起着决定性的先导作用。它将决定设计公司的下一代工艺、交货日期以及系统开发的进展；而代工厂良品率的高低更与芯片的价格、性能稳定性，直至OEM或ODM的终端产品有着密不可分的关系。  

    历史上，因初期制造工艺复杂导致芯片良品率过低、成本居高不下、交货时间拉长，诸如此类令系统厂商叫苦不迭的情形时有发生。去年8月，NVIDIA就曾因台积电产能问题陷入供货紧缺的窘境。而AMD也发生过相同的情况，对下游厂商的负面影响非常大。旺季来临时的严重缺货，几乎使厂商无产品可卖。  

    从目前看，受台积电推迟40nm计划影响最大的莫过于最先希望采用新工艺的半导体厂商们，像AMD的ATI显卡部门、Altera等。ATI近年来一直对新工艺情有独钟，其下一代主流台式显卡RV870很可能会升级到40nm工艺，如果真是这样，它无疑会受到最大的影响，甚至不排除RV870先期继续使用55nm，以后再升级为40nm的可能。在采用新工艺方面比较激进的Altera原计划在今年交付40nm芯片，现在看来已经不可能了。也有一些公司对新工艺非常谨慎，像NVIDIA，它刚刚迈过了55nm的门槛，可能不会一下子跳到40nm，因此不会受到任何影响。  

    地处半导体工业源头的代工厂，稍有风吹草动就曾引起整个产业链一系列连锁反应，如今台积电40nm工艺的推迟使人们不得不再次对这一现象进行深刻反思。竞争并没有什么错误，但是必须充分考虑到产业链的方方面面，为了竞争而竞争有时难免会因些许闪失而殃及池鱼。  

    40nm工艺的来龙去脉  

    2007年6月，台积电宣布2009年投产32nm，而2008年是过渡性的40nm工艺。台积电称，该公司目前有200多名工程师正在研发32nm工艺，预计2009年第四季度即可投产。台积电当时的说法是，其65nm工艺已经成熟，正在准备转入45nm工艺并量产。在实现32nm之后，他们还将继续向22nm进发。在45nm和32nm之间，台积电将在2008年的某个时候推出过渡性的40nm工艺，就像90nm与65nm之间的80nm工艺的情形一样。  

    不过，9个月之后，台积电又公布了40nm工艺细节的更新，即跳过45nm，直接为客户提供40nm芯片代工服务。台积电这一举动，完全是市场压力竞争使然。在AMD、IBM和英特尔已经采用45nm工艺的情况下，台积电希望通过转向40nm工艺的捷径，为客户提供更加先进的代工生产。  

    与45nm工艺相比，40nm工艺的确前进了一小步。台积电40nm工艺将有侧重功耗的40LP和侧重性能的40G两个方案，其中40LP工艺将主要用来生产无线通信芯片和移动芯片，而40G工艺将主要来代工游戏机芯片、图形芯片和其他高性能芯片。  

    发布该消息时台积电表示：“我们的技术，可以确保原来45nm芯片向40nm工艺的完美转移。台积电投入了巨大的人力物力，将确保这种转移是透明的，芯片设计师只需要集中精力实现其性能目标。”  

    据称，台积电40nm工艺采用极低介电系数材料和193nm浸没光刻工艺，目前已经拿出了40nm的SRAM试验芯片，芯片尺寸0.242微米为业界最小，门密度是台积电之前的65nm工艺的2.35倍。  

    今年5月，一直宣称下一代FPGA是基于45nm制造工艺的Altera发布了业界首款40nm FPGA，据称在密度、性能和低功耗方面遥遥领先。它具备680K逻辑单元(LE)，1，330万逻辑门，是容量最大的PLD器件，可满足众多市场对各种高端应用的需求，如无线和有线通信、军事、广播和ASIC原型开发等。这也标志着PLD市场40nm的揭幕战正式打响。  

    Altera公司解释说，该公司和代工厂商台积电从2006年就开始针对下一代FPGA工艺进行研发，最初阶段所进行的设计和测试都是基于45nm制造工艺，但考虑到成熟的工艺，台积电建议新产品采用40nm工艺，以保持产品的领先优势。这种超前一般工艺节点半步(Half-step)的做法在产业中不乏先例。  

    除了满足设计人员所需的更高数据速率、更高接口带宽和更强数据处理能力，Altera的解决方案还具有FPGA硬件和软件协同设计和协同验证的优势，可以使产品面市缩短几个月的时间，而使用HardCopy ASIC还具有ASIC量产和低风险的优势。不过，随着台积电推迟40nm工艺的消息，这些优势似乎都打了一个大大的折扣。在45nm工艺刚刚开始成熟的今天，40nm工艺时代是否真的已经到来，是否存在一些无法避免的商业风险，都值得人们认真思考。不管怎样，台积电40nm工艺最终投产时间的推迟对于对工艺比较敏感的厂商来讲并不是个好消息。  

    代工厂的市场风险  

    上世纪90年代全球代工模式刚刚兴起时，代工业的增长速度惊人，厂商可以得到足够的资金寻求发展。然而，近年来先进的代工制造商迫于工业的上升及下降周期，只能根据需要扩充产能。虽然今天大部分代工厂仍在迈向先进的工艺，但是他们大都采用了比较保守的策略。通常只有市场需求达到一定规模才逐步扩充产能。可见，半导体技术和工艺并非一直处于增长状态，厂商一切策略的据点更是对于利润率的考虑，他们会更多地关注市场需求。  

    一直以来，台积电对每种下一代先进工艺总会很快跟进并扩大产能。但是在2007年迈向45nm时，台积电发现客户对先进工艺的需求并不如之前那样迫切，连Gartner公司也认为目前代工的客户并不急于釆用先进的工艺。  

    去年整个代工行业的增长率大概在2%多一点，而稳居代工领头羊的台积电的增长率仅为1%左右。往日财大气粗的台积电已经开始缩减投资，最直接的后果就是其最新扩充的12英寸晶圆生产线的厂房虽然已经搭建完，但何时运转已成未知。以台积电的增长率来看，很明显是遇到了一些问题。  

    代工服务是一柄双刃剑，为大厂商代工并非只有好处，最大的弊端便是主动权操纵在他人之手。代工厂越是依赖于代工业务，也就越容易受制于人。事实上，像三星、英特尔这样的厂商都把利润最高和最易于加工的业务攥在自己手里，前者有SRAM，后者有CPU。台积电们拿到的只是一些利润较低、工艺难度又大的芯片业务，这就使他们陷入了骑虎难下的境地。  

    40nm时代何时来临  

    通常，工艺越先进，单位密度的成本就越低，FPGA的速度也越快，所以40nm产品的优势非常明显。此外，著名半导体代工厂的分析报告表明，相对于45nm工艺，40nm工艺产品将减少约20%的硅片面积。所以，40nm具有得天独厚的优势，是FPGA的未来发展方向。  

    当前的逻辑电路领域，90nm工艺已经相当成熟，其次是65nm，目前有15、6家厂商在采用，而真正采用40nm工艺的逻辑电路厂商只有两家，其中就包括Altera。  

    对于生产外包的FPGA厂商来说，生产工艺取决于代工厂计划。人们知道，今年3月份各代工厂的生产工艺才从45nm迁移到40nm，40nm现在仍处于研发和小规模试产阶段，如果在此时追逐这一潮流还是有相当大的风险的。虽然先进的FPGA产品的开发通常都会与代工厂有非常早期的合作，甚至在实验室阶段就有合作；虽然有理由相信FPGA厂商发布基于40nm的产品是经过了认真的考虑，希望将风险降低到可控范围内，但在产业链还没转到40nm工艺的条件下，人们仍然存有一些疑虑。  

    由于工艺非常先进，40nm有很多已经预知甚至是不可预知的挑战，如采用新型第二代硅锗应变硅(Second generation strained silicon with SiGe)工艺，需要一个工艺库积累和工艺库验证的过程；湿浸式光刻技术也是业界第一次采用，在生产工艺成熟度方面需要经过验证。这些验证必须通过最后成品的缺陷率来反应，而不可能在生产前就非常清楚地预见到。如此精细的工艺，每一个工艺环节都会对最后的成品率产生直接的影响。因此，40nm工艺的生产挑战达到了一个前所未有的高度，其风险之大显而易见。  

    此外，成品率的问题会使成本居高不下。虽然工艺每升级一次，就能使晶圆的制造成本降低一半，但是却会使芯片的开发成本上升2倍、3倍甚至更多，而且是呈指数上升的。高工艺节点的开模费及研发费用更会高得惊人。其未来采用厂商只会越来越少，因为最先进工艺的IC设计只能由少数顶尖公司实现。  

    市场竞争带来了两难的抉择。IC设计、掩膜和工艺制造每前进一步都会带来成本的急剧上升，但是代工厂又必须继续投入研发来跟踪先进工艺，可以说代工厂是在风险中求生存。从目前的情况看，我们还在等待台积电能够进一步开启40nm的新局面。或许，我们距离40nm时代确实还有一段距离。