1引言
并联多个变压器具有功率密度高、输出功率大、冗余性好、支持在线热拔插、可模块化设计等诸多优点。因而，随着大功率输出需求及分布式电源的迅速发展，变换器并联技术成为近年来的一个重要研究课题。
变换器并联的关键是均流技术。由于每个变换器输出特性存在差异，并联运行时会造成输出电流不均匀，有的变换器轻载运行，有的变换器重载运行，对系统的稳定运行造成影响，严重时还会引起系统崩溃。目前，变换器并联均流技术的基本方法有三种[1，2]：(1)斜率下垂法。它通过调整输出阻抗实现负载均衡，但其均流动态效果一般，故常应用于对流均流性能要求不高的场合；(2)峰值电流控制法。它采用具有逐周期电流限制功能的电流型控制回路，能够实现快速响应的均流效果，但由于属于单环控制，易受外界干扰的影响；(3)电压环误差信号调整法，包括主从均流技术、平均电流均流技术、自主均流技术等等。它通过比较各模块的输出电流，把所产生的电流误差信号注入电压环，调整电压误差信号达到均流控制。该方法由于采用双闭环控制，能够达到较为理想的均流效果，因而受到广泛关注。
然而，目前对并联多个变换器的分析，大多还建立在定性分析上，没有系统地形成一套定量的分析理论，为此，本文以Buck变换器为具体的研究对象，将单一变换器小信号模型理论推广应用到并联变换器电路小信号模型，通过分析自主均流技术的控制特性，提出系统设计方法，并利用Buck图和实验结果验证了该设计方法的可行性。
2 Buck变换器并联系统的建模与设计
2.1 自主均流技术基本原理[3，4]
图1为采用自主均流技术的两个直流变换器并联结构，图中Hs为电流采样模块的传递函数，Hc为均流环节的传递函数，Hv为电压环的传递函数，Hm为PWM控制模块的传递函数。由图1可见，每个变换器均流母线之间通过缓冲二极管相连，只有具备最大电流的模块所对应的二极管才能导通，因此该模块自动成为主模块，其他变换器则为从模块。均流环节嵌入电压环回路中，通过改变实际基准电压来实现均流。实际基准电压值为基准电压值Vref与来自均流电路的误差电压之和。因此，主模块的实际基准电压值不受均流回路影响，从而模块根据实际基准电压增大输出电流，直至与主模块的输出电流相等。
2.2 Buck变换器并联电路的模型
图2(a)为两个Buck变换器并联向一个负载R供电的电路图。图中Q、D分别为功率开关管和续流二极管。自主均流控制要求变换器运行在CCM模式下。因此变换器只有开关Q导通和截止两种工作状态。
首先建立单个Buck变换器的小信号模型，当Q导通时有：
 (1)
当Q截止时有：
 (2)
将(1)、(2)式按占空比d取平均，得其平均模型为：
 (3)
对(3)式施加扰动，即令，得：
 (4)
(4)式含有和项，属于非线性方程。为了线性化(4)式，通常假设动态分量远小于稳态分量，即>可以忽略。因此，(4)式可分解成稳态方程和扰动方程两部分，
稳态方程：
 (4a)
扰动方程：
 (4b)
由此可以得到开关的小信号等效电路模型，如图2(b)所示。把该等效模型代替图2(a)中的开关，便可建立如图2(c)所示的并联Buck变换器小信号等效电路模型，其中变换器1的小信号框图见图3[5]。
对图2(c)的小信号等效电路模型运用电路理论，可以求出图3中的传递函数F1～F6。下面以从占空比到输出电压的传递函数F2为例说明传递函数的求解过程。令其它扰动量为零，且，则有下列方程组：
 (5)
由以上方程组解得：

 (6)
一般情况下，RLRC<<R，则项可以忽略，传递函数F2化简为：
 (7)
同理可以求出图3各个传递函数的表达式，结果见表1。
2.3 均流控制回路的设计
2.3.1电压调节器的设计
进行自主均流控制时，首先要设计合理的电压反馈外环，以确保单个变换器能正常运行。一个特性良好的变换器电压反馈外环，其频率特性应遵循以下原则：(1)低频段增益高，斜率要大，以提高系统的稳态性能；(2)中频段的斜率以-20dB/dec为宜，幅频特性曲线的穿越频率要足够大，这样系统动态响应快。根据奈氏判据，必须小于开关频率，一般取。中频段还要足够宽，其宽度不要小于10，这样相位裕度也大，一般要求相角裕度γ≥45°；(3)高频段的设计主要考虑提高系统的抗干扰能力，幅频特性曲线要随ω的增大而迅速减小。
参见式(6)或(7)式可知，由于Buck变换器具有二阶LC输出滤波特性，参数LC一般比较大，自然频率比较低，系统有较大的180°相角延迟，在中频段是以-40dB/dec的斜率穿过零分贝线。因此，其最佳的电压反馈调节器是一个带有二个零点三个极点的PID控制器，具体电路如图4所示，其传递函数形式为：
 (8)
取为的1/5，即=/5。PID调节器的零、极点的选取如下：第一个极点选在电容等效串联电阻的谐振频率附近，即；第二个极点选择在与之间，一般取；第三个极点将位于原点，即包含一个纯积分环节；第一个零点小于自然频率，一般取；第二个零点选在等于或稍大于自然频率附近，即。
2.3.2均流补偿器的设计
如图1所示，采用自主均流控制时，反馈回路包含3个部分：电流采样模块，电压调节器和均流补偿器。电流采样模块的传递函数Hs(s)=RsGs，其中Rs是电流采样电阻，Gc是电流放大器的增益。均流补偿器用于比较变换器输出电流和均流母线信号的差异，输出的误差电压信号用于调整基准电压。均流补偿器的设计对均流环的动态性能有很大影响，设计时必须考虑到均流环的稳定性，以及减小并联变换器之间的相互影响。
根据图1和图3，由两个Buck变换器组成的并联系统的小信号模型如图5[1]。其中带上标(1)的传递函数属于变换器1，而带上标(2)的属于变换器2。PWM控制模块近似等效成一个增益为恒量的环节，其传递函数

Vm为锯齿波电压幅值。为了不失一般性，假设变换器1是主模块，变换器2的均流动态性能由均流回路增益Tcs决定：
 (9)
由于Hs、Hv、Fm、F4等项均已确定，那么可以根据它们的幅频特性曲线来设计均流补偿环节的传递函数Hc。均流补偿环节设计要求如下：为了限制从主模块至从模块的带宽，低频增益要足够大，相角裕度也要足够大，并且尽量减小开关频率附近的纹波。因此，采用惯性环节，即：

可以满足上述要求，ωp的取值应尽量减少开关频率附近的电纹波并保持良好动态响应，而穿越频率的大小由Kc决定。
3防真与实验验证
本文的样机实验采用由两个Buck变换器模块并联组成的系统，每个Buck模块的输入电压为48V，输出电压为12V，额定电流为10A，电感值为130μH，输出电容值为110μF，开关频率为100kHz。图6为本文设计的均流回路和均流补偿环节的Bode图，其中，Tcs幅频曲线在ω=1×105rad/sec附近穿越零分贝线，带宽大且动态性能好，相频裕度为56°。
首先用Simulink仿真改变负载电流大小时模块输出电流的变化。图7(a)为未使用均流控制，两个Buck模块直接并联时的仿真结果，当R=1.7Ω时，模块1的输出电流I1=1.66A，而模块2的输出电流I2=2.47A，两路电流之间的误差达到了61%；当R=0.8Ω时，I1=8.45A，I2=6.26A，电流误差达到了30%，这在实际并联系统中是不允许的。采用本文设计的自主均流控制后，两路输出电流的仿真波形如图7(b)所示，R=1.7Ω时，I1=3.541A，I2=3.437A；R=0.8Ω时，I1=7.276A，I2=7.208A，两路电流之间的误差只有1%左右，可见均流的效果良好。
图8分别列出未采用均流技术时和采用自主均流技术时样机的稳态实验结果。由图8(a)可见，如果不加均流控制，由于两个变换器模块的输出特性不同，模块1和模块2的输出电流差别非常大，其中模块1负责输出大部分的电流。采用本文设计的自主均流控制后，实验结果如图8(b)所示，两个模块之间的输出电流差别非常小，达到均流控制的目的。
改变负载电流的大小，两个Buck模块的输出电流波形如图9所示。图9(a)是未采用均流控制时模块的输出电流波形，当负载电流=7A时，输出电压Vo=11.8V，其中模块1的输出电流=4.3A，模块2的输出电流=2.7A；当=15A时，Vo=11.4V，=8.7A，=6.2A，可见两个模块的输出电流非常不平衡。采用自主均流技术后，如9(b)所示，两个模块的输出电流基本保持一致，其中=7A时，Vo=12V，I1=3.57A，I2=3.43A；=15A时，Vo=11.7V，I1=7.59A，I2=7.41A。两路输出电流之间的误差不超过5%，实验结果再次证明了本文设计的均流控制的有效性。
4结语
由于大功率负载的需要和模块化电源系统发展的需要，模块电源的并联技术显得尤为重要。由于每个并联模块的外特性不一致，分担的负载电流不均衡，承受电流多的模块的可靠性大为降低，因此，并联均流技术是实现高性能模块化大功率电源系统的关键。本文对采用自主均流技术的两个Buck并联系统建立小信号模型，深入讨论均流控制回路的设计方法，为调节器形式及参数的选取提供了依据。实验结果表明基于小信号模型分析所设计出的并联系统具有优良的均流性能。本文提出的设计方法同样适用于其它拓扑结构的多个变换器并联系统。

参考文献
[1]Rajagopalan J，Xing K，Guo Y，et al. Modeling and dynamic analysis of paralleled DC-DC converters with master-slaver current sharing control[C]，IEEE APEC，1996:678-684.
[2]蔡宣三，并联开关电源的均流技术[J].电工电能新技术，1995（3）：12-16。
[3]Jordan M，UC3907 load share IC simplifies parallel power supply design[M]，Unitrode application note U-129，1993-1994.
[4]Panov，Y，Rajagopalan，J，Lee F C，Analysis and design of N paralleled DC-DC converters with master-slave current-sharing control[C]，IEEE APEC，1997:436-442.
[5]Ridley R B，Cho B H，Lee F C，Analysis and interpretation of loop gains of multiloop-conrolled switching regulators[J]，IEEE trans.on Power Electronics.1988，3(4):489-498.