1引言
随着以笔记本电脑与移动通讯产品为主的一大批便携轻小型电子设备的市场迅速扩大，在此其中，电子元器件的轻薄小型化技术的进步功不可没。电子元器件的轻薄型式的发展，为电子整机产品的装联自动化提供了前提，这就是SMT（表面贴装技术）时代的到来。对三大无源元件来说，电阻器和电容器的轻薄小型大大地走在了磁性电感器件的前面。自上世纪七十年代后期以来，电阻器电容器的轻薄小型化技术日臻完善，到今已达到了品种规格比较完善的程度。而微小型化的磁性电感元件如电感器，电子变压器与滤波器等，由于其结构相对复杂，工艺技术难度较大，因此发展相对迟缓。但近年来随着国家在人力财力物力上投入的增大，磁性电感元件的轻薄小型化技术有了长足的进步。
轻薄小型化磁性电感元件的结构形式主要有平面绕组式和薄膜叠层式，见图1和图2：图1所示为平面绕组式，图2则为薄膜叠层式，这是轻薄小型化磁性电感元件的两种典型结构，都采用微加工技术进行生产。
本文主要介绍薄膜叠层片式电感器，它们与绕组式电感器比较，优点明显，如尺寸小，有利于电子设备小型化；微路封闭，对外界的电磁干扰小，同时也不易受临近元器件的电磁干扰，适合元器件高密度组装，尤其适合使用SMT。
2功率驱动DC/DC变换器简介
本案设计的薄膜叠层微制造电感器的应用范围是MHz频率驱动DC/DC变换器。
目前广泛使用的锂离子二次电池便携式装置的电源中，普遍采用薄膜叠层电感器。该电源的规格为：输入电压3.0~4.2V（平均3.6V），输出电压4.7V，最大输出电流600mA，最大输出功率约3W。电源电路采用如图3所示的升压斩波型DC/DC变换器电路，开关电源的频率设定在5MHz。在电源的结构设计上，在开发控制用IC及开关元件的同时，还将薄膜叠层电感器和1608型多层陶瓷电容器（电容量为1μF）安装在同一基板上。
2.1PWM控制用IC
控制用IC的模拟部分由双极构成，场效应晶体管（FET）的驱动部分由CMOS构成；控制IC的设计频率高达8MHz，占空比上限为85%。对于4.7V的基准电压，输出端会产生反馈，因此可以通过占空比来控制输出电压。
2.2开关元件
根据开关元件要求具有快速性和低导通电阻率，电路中采用图4所示的卧式N-CH-MOSFET。该元件的输入容量为70ρF，导通电阻为0.7Ω，Vth为1.8V，额定电流为1A。
图5所示为5MHz时的开关波形，其开关时间为10ns。与用作电源开关的立式FET比较要小1位。为此就能够控制高频开关损耗的增大。
2.3 整流二极管
DC/DC变换器的整流二极管采用肖特基势叠二极管。该类二极管的正向电压降Vf为0.37V（在1A额定电流值时），同时导通电阻小，逆程时间短。
2.4 电源组装
组装采用薄膜叠层电感器的直流变换器时，是使用的多层元件封装（MCP）技术。这是一种将难以单片化的多种元件混合于由半导体元件和薄膜电感器等复合器件构成的直流变换器的组装。图6所示为经过孔金属化的双面布线的PCB基板上组装了多种元件的实物照片。
由于电路板的布线质量对电源的噪声有很大影响，所以，应特别重视布线设计。薄膜电感器和所有的半导体元件，都以裸片状态利用银浆将电容器与片式电阻器一起贴装于基板上。
薄膜电感器的另一个特点是：组装时可以与半导体裸 片同样处理。多元件之间用30μm的金丝连接，然后再根据变压器的形式充填树脂成形。最后的成品尺寸为9.3×25×2(mm)。
2.5 超小型DC/DC变换器的有关特性
超小型DC/DC变换器的控制特性见图7所示。图中表明，这种变换器对于3V~4V的输入电压，其输出电压的变化率为±3%以下，即从空载状态变化到最大输出为600mA，其输出电压的变化不超过1%。可见该变换器的控制特性很好。
图8所示为DC/DC变换器的变换效率与输出电流之间的关系。由图可见，对于锂离子二次电池3.6V的平均电压来说，300mA输出的变换效率高达80%。
图9中示出了输入电压为3.6V、输出电流为300mA时的输出电压波形。图中可见，在电源脉动噪声小于2%（80mVρ）时，其值很小。
3 薄膜电感器的结构与设计
在探讨薄膜叠层电感器结构时，一般将变换器的开关频率设定在MHz级。此时，根据电源的规格，往往要求电感器的电感量L为1μH左右，电流则在100mA以上。另外，为了保证电源的变换效率，线圈的直流电阻RDC应为1Ω左右，其品质因数Q（即ωL/R——其中ω为角频率，R为损耗电阻）应为10左右。
3.1 薄膜叠层电感器的基本结构
设计薄膜叠层电感器结构，首先应满足上述条件。通常情况下，因为薄膜电感器多使用于高频交变磁场条件下，所以必须尽量降低磁变换中所导致的磁滞损耗和涡流损耗。但降低磁性体损耗的最有效方法并不是通过其磁畴壁的移动，而是通过其磁化回转完成磁化过程实现的。然而，由平面线圈构成的薄膜叠层电感器要达到这一目的是比较困难的，因为，对于平面线圈而言，达到单位面积电感量最大的线圈形状是螺丝旋状。但是，这种线圈形状的磁性体的激励方向是呈放射状态的，所以就不可能利用磁化回转来完成磁化过程。
如图10所示，这是一种借助绝缘膜将串联的且又互相反绕的长方形螺旋线圈的上下两面与软磁材料薄膜叠合而成的平面多层结构。由于长方形线圈的长轴方向导致的单轴磁异向性，产生流入线圈的电流所感生的磁场主要在磁性薄膜的难磁化轴方向，所以，在上下层磁性薄膜之间，能够完成实质性的回转磁化过程。
3.2 薄膜叠层电感器的设计
对于薄膜电感器的设计，必须首先掌握电感器线圈的匝数、线圈的长度和占空比，磁性薄膜的厚度以及磁性薄膜的间隙等各种结构要素与各种特性指标之间的关系。为此，我们应进行相关分析。我们按照磁性回路置换成传输回路的模式，采取元件内磁感应强度分布的解析方法，以达到各结构要素的最优化。对于电源使用的电感器，根据电路的规格，可以计算出电感值L和电路的电流Imax。一般说来，容许的最大电流Imax是由焦耳损耗引起的温升极限或者由线圈磁场产生的磁饱和决定的。但是，对于磁性材料的厚度为μm级的薄膜电感器而言，在许多场合下，导致磁性材料磁饱和的电流值是一个非常重要的指标。图11所示为通过磁场分析求得的长方形双螺旋线圈结构的薄膜叠层电感器的电感值与容许电流。
在图11中可见，磁性薄膜的饱和磁感应强度为1.5T，异向磁场为HK，磁性薄膜的厚度为tm，相对于上下磁性薄膜间隙g的电感值为L，容许最大电流为Imax。此时，集成块的尺寸为4×6mm2，线圈匝数为6匝，线圈总长度(l)/空隙(s)=180/50μm，从以上数值可见，L和Imax对于HK是权衡关系，L和Imax都是随着磁性薄膜的增厚而增加的。
考虑到材料性能与一些工艺条件的制约而选取了以上各项参数。但是，要使线圈的直流电阻降低到1Ω，必须采用增厚的铜箔线圈。为此，也必然会使磁性薄膜间隙增大至几十μm。为了防止由此造成的电感值L的下降，则必须增加磁性薄膜的厚度。对于这样的线圈以及磁性薄膜的尺寸参数，则出现了一个如何降低高频损耗的重要问题.因此，必须在膜薄电感器设计中，采取线圈导体（铜箔）的纵向分割，多层磁性薄膜的使用以及磁性薄膜的面内分割等综合措施。
表1示出了薄膜叠层电感器的结构及其特性的设计参数。
3.3 薄膜叠层电感器用磁性材料的选择
在薄膜叠层电感器设计中，合理选择磁性材料，对其性能起重要作用。为了满足电感器的性能要求，对磁性材料的要求是，饱和磁感应强度要大，难磁化轴向的矫顽力要小，要能够产生磁各向异性，磁致伸缩常数要小，电阻率要高，生产过程中的最高温度要稳定，能够批量生产，等等。经过筛选，我们选用了一种基本能够达到以上技术性能要求的Fe基FeCoBC系非晶态合金。这种材料是一种具有金属磁性的几纳米（nm）厚的FeCo基非晶态主相晶界处涂敷的一层绝缘性BC基非晶相的双相非晶态结构。再通过对材料薄膜成型条件的控制，使其获得了具有1.5T以上的高饱和磁感应强度和40A/m级的低矫顽力。同时，在320℃左右的温度下，施加100KA/m左右的直流磁场，能够感应产生1kA/m级的异向磁场，其性能见表2和图12。
图12则示出了典型的FeCoBc非晶态合金的直流磁化特性和高频特性。由图可见，这种非晶态合金具有明显的磁各向异性，在难磁化轴方向具有良好的软磁性能。另外，实际的电感器设计中所采用的磁性材料是将该磁性薄膜和AlNx绝缘膜叠合成的FeCoBc/AlNx多层膜。
4 薄膜叠层电感器的磁路计算
叠层薄膜电感器的磁路相对比较复杂，同时是完全闭合的，导体印制层（即线圈）之间完全由磁性材料的印制层填充。经工程师分析计算比较，采用罐型磁心磁路的计算方法进行分析计算比较接近。
4.1叠层薄膜电感器磁路的结构分析
叠层薄膜电感器磁路的结构如图13所示。图中的阴影部分为导体印制层。为计算方便，将导体层之间的磁性材料印制层仅作为绝缘层对待。这样，印制线圈则完整地包围在磁性材料之内了。
4.2 叠层薄膜电感器磁路的计算
首先，我们将其磁路分成若干部分。对于磁通φ通过不等的截面磁心时，其电感量L的近似值表达式为：
 (1)
式中，lK为磁心的“K部分”磁路的长度（mm），AK为“K部分”的截面积（mm2）。
将这种电感器的磁路分割成八个部分。在B、M部分则假定磁力线总是将该部分截面积AK分成相等的两部分：

则： (2)
 (3)
在过渡部分U、V中，磁力线呈1/4的椭圆弧形过渡，每个椭圆弧的长度按假想的近似圆的1/4周长计算。假想圆的半径近似为椭圆的两半轴的平均值。由于薄膜叠层电感器呈长方形，α和β面边长的两个方向上长度是不等的，因此取两面个边长的平均值进行计算：

U部分的截面积取α面d1面之面积的平均值：

则      (4)

V部分的截面积取d2面积和β面之面积的平均值：

则       (5)
对于D部分，由于（其中δ为导电体层的宽度），所以：

这部分的截面积取d1面积d2面面积的平均值：

所以： (6)

将(2)、(3)、(4)、(5)、(6)式代入上式，得：

5 薄膜叠层电感器的制造工艺
如图4所示，由于基板不再起到支承薄膜叠层电感器的作用，所以，材料的选择比较自由。考虑到材料的成本以及材料的加工等要素，选用了5吋的硅基板。
5.1 磁性薄膜的形成技术
首先，磁性材料采用FeCoBC合金，使用烧结体靶的直流磁控溅射法形成磁性薄膜，然后再通过铝氮化反应，形成AlNx膜和FeCoBC合金膜相叠合的多层薄膜。这种多层磁性薄膜的结构和磁性能如表2所示。
形成多层磁性薄膜时，以抗腐蚀膜作为掩膜，将以磷酸为主要成分的混合酸的温度控制在60℃左右。另外，对于单轴磁性各向异性的特性，可以在器件的制造过程结束之后通过320℃的温度和128KA/m的直流磁场的感应下，在薄膜退火之中获得。
5.2 镀铜线圈的形成工艺
铜箔线圈采用由硫酸/硫酸铜/其它添加剂为电镀液，以电解电镀法形成。其工艺流程是，首先，使用直流磁控溅射方法在绝缘底膜的表面形成一层1μm铜/1μm铌膜作为电镀的电极膜，然后将其中的1μm铜膜腐蚀成平面线圈图案，再利用AZ系涂厚保护膜，根据平面线圈的转换图案，形成保护框膜，在底谷间形成线圈导体。以电解电镀法形成的铜线圈的膜厚以±5%之内分布为优。另外，通过薄膜电阻测定来评价电镀线圈的电阻值，可以控制得到良好的电镀铜膜。最后，去除掉厚膜保护层，通过CDE方法将电镀时底层的铌进行腐蚀。为了保护铜线圈膜层，可以通过硅反应性溅射方法，在铜膜线圈上蒸镀一层0.3μm厚的SiNx。
5.3 绝缘膜的形成工艺
下层磁性薄膜与平面铜线圈之间的绝缘层是通过硅氮化反应性直流磁控溅射方法形成的一层5μm厚的SiNx薄膜。充填在深度达50μm的线圈间隙部分的绝缘材料是使用聚酰亚胺旋转涂复/焙烘的工艺方法完成的。由于线圈导体厚度方向呈倒退拔型，台阶形状明显，常压下涂复聚酰亚胺树脂时容易混入一些气泡，所以必须在减压状态下涂复来避免这个问题。再则，应该采用多次反复的涂复/焙烘工艺，直到聚酰亚胺树脂的表面粗糙度达1μm以下。然后，使用CF4/02气体的CDE处理方法，腐蚀至线圈上端，再用聚亚酰胺树脂涂复到所要求的厚度，经过焙烘，在线圈与上层磁性薄膜之间形成一层绝缘膜。
5.4 背衬部分的成形工艺
背衬部分在进行聚亚酰胺/AlNx膜开孔和利用CF4/02处理，当背衬部分的铜表面露出以后，整体形成1μm的Al/1μm的Mo薄膜。最后对背衬部分进行图案腐蚀，保留Al/Mo薄膜。
6 结论
图15所示为薄膜叠层电感器的特性，其参数请见表1。由图15可见，其电感值与频率之间几乎呈水平关系。电感器的品质因数Q值在2~3MHz的最大值为8，在5MHz处的最大值为6.5。对于直流电流为零时的电感值而言，降低6db的电流值为1.6A，与设计值完全一致。
图16所示为计算的品质因数Q值和实测的Q值与频率之间的关系曲线。由图16可见，当频率超过1MHz时，计算的Q值与实测的Q值差别明显，而且，其差值与频率的平方成正比，涡流损耗较小。因此可以说，这种薄膜叠层电感器用于几瓦级输出的变换器上，其性能是良好的。
参考文献（略）