一种集成环形低阻抗电感器
2009-01-05 14:57:21
来源：《国际电子变压器》2009年01月刊
点击：1361
1 引言
在轻小型便携式电子设备快速发展与普及的今天，以前在多数功率电子电路中使用的笨重分立器件，与模块化集成的薄型封装技术已不能兼容，集成电感器和其他在低功率电路中应用的集成薄型器件应运而生。与分立元器件相比较，集成电感器还因具有表面积与其体积的比值大，而且硅材料的热传导率高，因此其热性能优良。当然，对于电感量、电阻值和功率容量来说，分立元件的性能则比集成电感器的高。
集成电感器的技术性能指标与可沉积的磁性材料层及导电材料层的最大厚度直接相关，同时还取决于电感器的结构设计。本文提出的一种环形集成结构电感器，其特点是使用厚的绕组层和厚的磁心材料层，因此可实现大的电感量(L)/直流电阻(Rdc)之比值。本文介绍这种电感器的设计，制造工艺和阻抗测量结果。
2 环形集成电感器的设计
本文所作这项研究的目的，是为快速开关的紧凑型直流功率变换器提供厚度<200μm，面积<20mm2（而且电感量在1μH以下，直流电阻在100mΩ左右）的电感器。设计的环形闭合磁心根据环绕螺旋管线圈的要求选择，这样可接近于理想的无限螺旋管线的情况。因此，这样的设计可在电感量、直流电阻值和安装占空面积之间，按规定的导电层和磁心层厚度>10μm时，能够作出最佳的理论拆衷。
在含磁心的理想的集成无限螺旋管线圈的情况下，L/Rdc之比不能超过下列表达式之值：
(1)
式中，μcore—磁心的磁导率，tcore—磁心的厚度，twin—绕组的厚度，ρwin—绕组的电阻率。
由式(1)可见，要使L/Rdc的比值大，则应使磁心的磁导率(μcore)高，绕组的厚度(twin)和磁心的厚度(tcore)要大，而绕组的电阻率(ρwin)要小。此外，众所周知，电感器的功率容量与磁心材料的体积成正比关系。因此，在规定了器件安装占空面积的情况下，功率容量与tcore成正比。笔者用CEDRAT FLUX有限元软件完成了静磁场的计算，并以此设计成功了多种不同绕组结构和磁心尺寸的集成环形电感器。
3 制造工艺技术概述
为制作集成电感器，工程师们开发了一种微电子制造系统(MEMS)，它可与加工100mm厚、550μm标准硅晶圆片相兼容。其基本流程是：首先采用反应离子蚀刻(RIE)给硅(Si)开深槽，然后加热使生成SiO2绝缘层。而最重要的是以下几道工序，它们完全与IC集成相兼容。如果是把这种新开发的电感器制作在IC上，则仅需要改进开始的两道工序。即用镶嵌(damascene)工艺和电化学沉积厚的铜(Cu)层，制成下部绕组；用等离子体增强化学汽相沉积制作第一层SiO2绝缘层；采用物理汽相沉积法，以得到交叉各向异性叠层SiO2/Ni80Fe20磁心，并用湿刻法制成图形。另外的一层SiO2绝缘层，用等离子体增强化学汽相沉积工艺制作，用反应离子蚀刻法(RIE)蚀刻从上向下到底部的导体通孔。用电化学沉积法制作厚Cu层，通过绝缘层实现包括电连接的上部绕组。最后，为了将器件的总厚度减小到20μm以下，应在硅晶片上完成背面研磨。
用电化学沉积法制作的铜层，具有2μΩ·cm以下的低电阻率ρwin。物理汽相沉积法沉积的磁性层Ni80Fe20沿难轴的本征相对磁导率μi约为1800，其电阻率ρcore=20μΩ·cm。由于磁性层存在交叉各向异性特性，所以，闭合磁心在低频下总的各向同性相对磁导率μcore≈900。磁心的最高工作频率，根据相对的涡流阻尼由磁层的厚度t设定。
用这种方法制得的集成电感器剖面图见图1。初期为验证工艺方法制得的电感器样品的上、下部绕组厚度各为5μm，磁心（尺寸为2×0.7μm）是Ni80Fe20的叠层。之后，制成了20μm厚铜层的上、下绕组，磁心为16×1μm厚的Ni80Fe20叠层膜，这样可获得足够大的电感量和合适的直流电阻。以上两种电感器分别在100MHz和50MHz下工作时，其磁心的磁导率变化都小于10%。
4 阻抗测量
本文主要讨论如图2所示的5.6×5.6mm小方块上的12匝(4×3)绕组电感器的阻抗测量。方法是采用带42942A和16200B适配器的Agilent 4294A阻抗分析仪，从1到100MHz进行阻抗测量。电源接在16200B上，以施加直流偏置电流。同时，还完成了4线直流电阻测量。
测量情况如图3所示，“较厚”的（即上述20μm厚铜层为上、下绕组，16×1μm厚Ni80Fe20磁膜层为磁心者）电感器具有的电感量L为500nH，图中可见到10MHz稳定性良好。由于铜层绕组较厚，故直流电阻特别低，测量值Rdc=95mΩ。根据笔者所掌握的资料，这是到目前为止的电感量和直流电阻值之间的最佳折衷选择。根据L/Rdc比值，这个结果表明了厚膜环形电感器设计的功效。在2MHz时，该电感器的品质因素最大值约为20。测量显示该电感器的交流电阻比“较薄”型（上、下绕组层厚为5μm，磁心为2×0.7μm的Ni80Fe20膜）的交流电阻增加了，其主要原因是由邻近效应和杂散电容引起的，它们可以在优化设计与制造中得到解决。正如以上论述所指出的，较薄的电感器所具有的电感量较小(L≈55nH)，而直流电阻值较大(Rdc=390mΩ)。同时可以发现，交流电阻值的频率特性关系并不十分重要，这是因为较薄的导电层或磁性材料层的感生涡流损耗较小。此外，“较薄”和“较厚”两种电感器的杂散电容完全相同，但因为“较薄”电感器的电感量小，故在较高的频率下会引起RLC共振。从以上原由来看，在2.5MHz以上的频段，“较薄”电感器的交流电阻会低于“较厚”的电感器。在10MHz的最大品质因素为4.5。另外值得注意的是，对低频电感值的测量揭示，两种电感器的测量值与最初的静磁计算结果相当吻合，这就说明了在电感器的制造过程中磁心的和绕组的材料物理能如ρwin，μcore没有下降。
图4是直流偏置电流值从0加到100mA时，在10MHz测出的电感量变化曲线。测试结果表明，首先，两种电感器都理想地呈现出可逆特性，说明磁心不存在剩余效应；其次，假设按照直流功率转换中的饱和电流值Isat，两种电感器的Isat≈180mA。从1到10MHz都是同样的特性。根据电感器的静磁能Emag贮存能力，可估算出电感量与饱和电流间的折衷值为：
(2)
在加直流偏置电流为200mA时，计算“较薄”电感器的最大存贮静磁能Emag=5.14×10-10J；当直流偏置电流为220mA时，贮存在“较厚”电感器中的最大静磁能也较大，计算值为Emag=6.5×10-10J。
图5所示为施加不同直流偏置电流时，从1到10MHz测得的电阻值。在1MHz时，交流电阻与偏置电流值的大小无关，这就证明了电感器的损耗主要与其绕组的直流电阻有关，在10MHz时，磁心的涡流阻尼也不是电感器损耗的主要因素，但是，当采用高磁导率磁性材料时，绕组中的邻近效应和涡电流被高倍放大。由此可见，涡流的增大使磁心更接近饱和时，其磁导率将减小到μo，此时，电感器就不容易再产生邻近效应。因此，施加大的直流偏置电流时，交流电阻会减小。这就说明，测量偏置电流可以成为分析电感器损耗的重要手段。
5 结论
本研究报告验证了设计制造可以与薄型封装模块兼容的直流功率转换用集成电感器的可行性。文章还证明了环形电感器最适合得到高的L/Rdc比值，因此可与分立电感器竞争市场。这项研究还显示，用较厚的铜箔制作绕组和用较厚的叠层磁心，就可以使电感量达到0.5~1uH，而直流电阻则在100mΩ左右。本设计的缺点主要是饱和电流的影响，这是由于高磁导率闭合磁心的影响。但若采用磁化强度较高的磁性材料诸如Fe55Ni45或CoFe基合金等，此缺点可得到有效改善。另外，通过对绕组中磁场邻近效应的分析，可以使电感器的交流和直流电阻得到折衷处理，从而进一步改善电感器的品质。
在轻小型便携式电子设备快速发展与普及的今天，以前在多数功率电子电路中使用的笨重分立器件，与模块化集成的薄型封装技术已不能兼容，集成电感器和其他在低功率电路中应用的集成薄型器件应运而生。与分立元器件相比较，集成电感器还因具有表面积与其体积的比值大，而且硅材料的热传导率高，因此其热性能优良。当然，对于电感量、电阻值和功率容量来说，分立元件的性能则比集成电感器的高。
集成电感器的技术性能指标与可沉积的磁性材料层及导电材料层的最大厚度直接相关，同时还取决于电感器的结构设计。本文提出的一种环形集成结构电感器，其特点是使用厚的绕组层和厚的磁心材料层，因此可实现大的电感量(L)/直流电阻(Rdc)之比值。本文介绍这种电感器的设计，制造工艺和阻抗测量结果。
2 环形集成电感器的设计
本文所作这项研究的目的，是为快速开关的紧凑型直流功率变换器提供厚度<200μm，面积<20mm2（而且电感量在1μH以下，直流电阻在100mΩ左右）的电感器。设计的环形闭合磁心根据环绕螺旋管线圈的要求选择，这样可接近于理想的无限螺旋管线的情况。因此，这样的设计可在电感量、直流电阻值和安装占空面积之间，按规定的导电层和磁心层厚度>10μm时，能够作出最佳的理论拆衷。
在含磁心的理想的集成无限螺旋管线圈的情况下，L/Rdc之比不能超过下列表达式之值：
(1)
式中，μcore—磁心的磁导率，tcore—磁心的厚度，twin—绕组的厚度，ρwin—绕组的电阻率。
由式(1)可见，要使L/Rdc的比值大，则应使磁心的磁导率(μcore)高，绕组的厚度(twin)和磁心的厚度(tcore)要大，而绕组的电阻率(ρwin)要小。此外，众所周知，电感器的功率容量与磁心材料的体积成正比关系。因此，在规定了器件安装占空面积的情况下，功率容量与tcore成正比。笔者用CEDRAT FLUX有限元软件完成了静磁场的计算，并以此设计成功了多种不同绕组结构和磁心尺寸的集成环形电感器。
3 制造工艺技术概述
为制作集成电感器，工程师们开发了一种微电子制造系统(MEMS)，它可与加工100mm厚、550μm标准硅晶圆片相兼容。其基本流程是：首先采用反应离子蚀刻(RIE)给硅(Si)开深槽，然后加热使生成SiO2绝缘层。而最重要的是以下几道工序，它们完全与IC集成相兼容。如果是把这种新开发的电感器制作在IC上，则仅需要改进开始的两道工序。即用镶嵌(damascene)工艺和电化学沉积厚的铜(Cu)层，制成下部绕组；用等离子体增强化学汽相沉积制作第一层SiO2绝缘层；采用物理汽相沉积法，以得到交叉各向异性叠层SiO2/Ni80Fe20磁心，并用湿刻法制成图形。另外的一层SiO2绝缘层，用等离子体增强化学汽相沉积工艺制作，用反应离子蚀刻法(RIE)蚀刻从上向下到底部的导体通孔。用电化学沉积法制作厚Cu层，通过绝缘层实现包括电连接的上部绕组。最后，为了将器件的总厚度减小到20μm以下，应在硅晶片上完成背面研磨。
用电化学沉积法制作的铜层，具有2μΩ·cm以下的低电阻率ρwin。物理汽相沉积法沉积的磁性层Ni80Fe20沿难轴的本征相对磁导率μi约为1800，其电阻率ρcore=20μΩ·cm。由于磁性层存在交叉各向异性特性，所以，闭合磁心在低频下总的各向同性相对磁导率μcore≈900。磁心的最高工作频率，根据相对的涡流阻尼由磁层的厚度t设定。
用这种方法制得的集成电感器剖面图见图1。初期为验证工艺方法制得的电感器样品的上、下部绕组厚度各为5μm，磁心（尺寸为2×0.7μm）是Ni80Fe20的叠层。之后，制成了20μm厚铜层的上、下绕组，磁心为16×1μm厚的Ni80Fe20叠层膜，这样可获得足够大的电感量和合适的直流电阻。以上两种电感器分别在100MHz和50MHz下工作时，其磁心的磁导率变化都小于10%。
4 阻抗测量
本文主要讨论如图2所示的5.6×5.6mm小方块上的12匝(4×3)绕组电感器的阻抗测量。方法是采用带42942A和16200B适配器的Agilent 4294A阻抗分析仪，从1到100MHz进行阻抗测量。电源接在16200B上，以施加直流偏置电流。同时，还完成了4线直流电阻测量。
测量情况如图3所示，“较厚”的（即上述20μm厚铜层为上、下绕组，16×1μm厚Ni80Fe20磁膜层为磁心者）电感器具有的电感量L为500nH，图中可见到10MHz稳定性良好。由于铜层绕组较厚，故直流电阻特别低，测量值Rdc=95mΩ。根据笔者所掌握的资料，这是到目前为止的电感量和直流电阻值之间的最佳折衷选择。根据L/Rdc比值，这个结果表明了厚膜环形电感器设计的功效。在2MHz时，该电感器的品质因素最大值约为20。测量显示该电感器的交流电阻比“较薄”型（上、下绕组层厚为5μm，磁心为2×0.7μm的Ni80Fe20膜）的交流电阻增加了，其主要原因是由邻近效应和杂散电容引起的，它们可以在优化设计与制造中得到解决。正如以上论述所指出的，较薄的电感器所具有的电感量较小(L≈55nH)，而直流电阻值较大(Rdc=390mΩ)。同时可以发现，交流电阻值的频率特性关系并不十分重要，这是因为较薄的导电层或磁性材料层的感生涡流损耗较小。此外，“较薄”和“较厚”两种电感器的杂散电容完全相同，但因为“较薄”电感器的电感量小，故在较高的频率下会引起RLC共振。从以上原由来看，在2.5MHz以上的频段，“较薄”电感器的交流电阻会低于“较厚”的电感器。在10MHz的最大品质因素为4.5。另外值得注意的是，对低频电感值的测量揭示，两种电感器的测量值与最初的静磁计算结果相当吻合，这就说明了在电感器的制造过程中磁心的和绕组的材料物理能如ρwin，μcore没有下降。
图4是直流偏置电流值从0加到100mA时，在10MHz测出的电感量变化曲线。测试结果表明，首先，两种电感器都理想地呈现出可逆特性，说明磁心不存在剩余效应；其次，假设按照直流功率转换中的饱和电流值Isat，两种电感器的Isat≈180mA。从1到10MHz都是同样的特性。根据电感器的静磁能Emag贮存能力，可估算出电感量与饱和电流间的折衷值为：
(2)
在加直流偏置电流为200mA时，计算“较薄”电感器的最大存贮静磁能Emag=5.14×10-10J；当直流偏置电流为220mA时，贮存在“较厚”电感器中的最大静磁能也较大，计算值为Emag=6.5×10-10J。
图5所示为施加不同直流偏置电流时，从1到10MHz测得的电阻值。在1MHz时，交流电阻与偏置电流值的大小无关，这就证明了电感器的损耗主要与其绕组的直流电阻有关，在10MHz时，磁心的涡流阻尼也不是电感器损耗的主要因素，但是，当采用高磁导率磁性材料时，绕组中的邻近效应和涡电流被高倍放大。由此可见，涡流的增大使磁心更接近饱和时，其磁导率将减小到μo，此时，电感器就不容易再产生邻近效应。因此，施加大的直流偏置电流时，交流电阻会减小。这就说明，测量偏置电流可以成为分析电感器损耗的重要手段。
5 结论
本研究报告验证了设计制造可以与薄型封装模块兼容的直流功率转换用集成电感器的可行性。文章还证明了环形电感器最适合得到高的L/Rdc比值，因此可与分立电感器竞争市场。这项研究还显示，用较厚的铜箔制作绕组和用较厚的叠层磁心，就可以使电感量达到0.5~1uH，而直流电阻则在100mΩ左右。本设计的缺点主要是饱和电流的影响，这是由于高磁导率闭合磁心的影响。但若采用磁化强度较高的磁性材料诸如Fe55Ni45或CoFe基合金等，此缺点可得到有效改善。另外，通过对绕组中磁场邻近效应的分析，可以使电感器的交流和直流电阻得到折衷处理，从而进一步改善电感器的品质。
暂无评论