1 引言
在系统趋向微型化的今天，高的电压比、高的绝缘电压以及低的EMI成分，均已成为关键的设计要点。在某些应用领域，相对于电磁式电源变压器，采用压电式变压器（PT）是一种可取的方案。为了充分发挥PT的优越性，PT的设计应考虑到功率变换器柘朴的限制，尽管对PT的效率和尺寸不利，但可以取消附加的磁性元件（阻抗匹配）。
描述PT性能的分析式难于按三维（3-D）系统求解。大部分设计者均考虑PT仅在一个方向的振动（1-D模式），但可能出现不同的位移和不合理的方向（2-D/3-D效应）。这些乱真的模式意味着PT效率的降低。按一维分析模式，可选择材料的型号、层数、每层的厚度、面积以及电极的分布，然而不是二维/三维的几何形状。为了考虑2-D/3-D效果，故需利用有限元分析（FEA）工具，以选取优化设计的几何形式。
PT几何尺寸设计的主要目的是工作频率范围（在谐振和反谐振频率之间）应无乱真模型，除此之外，另一设计目的是寻求一高值的电/机耦合系数（Keff），使得转换效率和功率的传输最大化。可由下式推导：
功率/体积   ∝Keff2·ε·f                         (1)
式中，ε—材料的电容率，f—振动频率
本文提出的PT设计方法，是在分析的一维模型和数字结果（FEA工具）之间的有机组合。利用一特殊的实例详细说明PT的各个设计步骤。该实例中的PT，用于移动电话电池充电器的ac/dc变换器。因为移动电话的交流适配器愈益趋向微型化发展，其尺寸应尽可能的小，故优化设计后的PT是实现这一要求的最佳选择。就目前我国手机市场的广泛和使用的普及而言（几乎是人手一机）。PT的研制开发潜力是极其可观的。
2 设计步骤
压电变压器可转换的功率取决于材料的类型和面积。按照特定的工作频率选择变压器的总长度、厚度或直径，通过选取PT原边和副边的层数及每层的厚度，可使电压比固定，利用分析的一维模型能选定所有这些结构参数，大部分设计者均停留在这一阶段，但为了在工作范围内，减少非逻辑的（乱真）模型，可进一步利用FEA这一方式选取几何形状与尺寸。因为PT是一电/机器件，若其振动被干扰，PT的性能将改变，故关键的设计要点是PT的固定和装配。此外，制造公差也须考虑，因公差可能导致新的乱真模型。
本节在特殊的应用场合下，说明了组合分析法和数字结果的PT设计方法。图1列出PT设计所要求的各种参数。
提出的设计方法分为五个阶段：柘朴选择，分析法建模及设计，二维/三维设计及几何尺寸选择，制造公差对PT性能的影响，固定安装对PT性能的影响。
2.1 阶段A——柘朴选择
柘朴的选择应考虑以下几方面：尺寸规格、效率、EMI成分、总的元件数量等。还要注意不用电磁器件和简化PT的驱动方式。如果PT为正弦波驱动，它的效率最高，但对变换器的尺寸不利，因需要电磁器件来产生这一波形。当PT由方波电压驱动，其效率降低，且PT的设计更复杂。然而，要实现“无磁”的变换器也是可能的，在整流级就要取消磁性元件。
在这一特殊的实例中，按所需的输入电压范围和功率级，选择了半桥逆变器（图2）。输入交流电压经整流后，再将直流电压转换为适当的交流电压以驱动PT（逆变段）。还需要另一整流电路，使PT的交流输出电压与应施加于负载（RL）上的直流电压相匹配。在这一解决方式中，因必须取消磁性元件而选用了全桥整流器。功率变换器柘朴的等效系统取代了带正弦电压柘朴的逆变段，该正弦电压相应于半桥逆变器输出方波电压的一次谐波（V1· rms）。另外，变换器的输出级（整流器和负载）可用等值电阻负载（Req）代替。Req值取决于整流器段的型式。
2.2 阶段B——分析法建模与设计
PT必须与元部件和变换器级的要求相符。在此阶段，分析的模型是很有用的，它在类似PSpice的电模拟器上能容易执行。在此特殊情况下，选取了PT沿其厚度方向的振动模式（图3），以得到外形尺寸小的变换器（因功率变换器的工作频率反比于PT的厚度）。
由于Mason模型简单，尽管它只考虑PT的谐振频率，仅当PT由正弦驱动时有效，但PT设计人员通常仍采用Mason模型（图4）。
然而，如果PT由方波驱动，就必须考虑更高的振动级，利用基于传输线（Transmission line）的模型能做到这点。通过如图5所示之一的单个电路，以一种独立方式能对压电材料的每一层建模。在这模型中可考虑到不同的固定情况，各层的极性及位置。
在元部件级上，这一设计步骤的设计输出为结构参数，例如PT材料的类型，面积及PT的横向结构（层数，每层的厚度与电极的分布）。在变换器级上，设计输出为电气参数，如效率，软开关（ZVS）切换能力，传输功率，电/机耦合系数（Keff）等。因为在电气参数和结构参数之间没有分析的关系式，为了求得PT的设计规则，需要灵敏度的分析。利用这些规则容易改变PT的结构，以符合PT的电气规格。表Ⅰ汇总了执行灵敏度分析的各种结果。这些结果表明：每一结构参数对若干电气参数的影响。因此，在设计过程中可能要几经反复，以对PT进行优化而满足所有规格要求。这不是试验和试用的设计过程，而是一个迭代运算过程。有一些分析方程式用于界定设计，但这些表达式对多层结构很复杂，且不能对全部参数，尤其是电极的分布进行优化。故灵敏度的分析法已被选定为获得这一关系的有效方法。
表Ⅰ  PT结构参数对其电气参数的影响
结构参数 Ropt GPT. max ηPT Keff ZVS
↑面积 减小 增加 恒定 恒定 改善
↑副边各层的厚度 增加 减小 恒定 恒定 恒定
↑原边各层的厚度 恒定 减小 恒定 有一优化值 改善
↑原边层数 恒定 增加 恒定 恒定 改善
↑副边层数 减小 恒定 恒定 恒定 劣化
↑绝缘层厚度 减小 恒定 减小 减小 —

在本阶段又分成6个步骤：材料的选择，PT厚度的选择，电极面积的选择，电极分布的选择，副边厚度和层数的选择，原边厚度和层数的选择。
步骤1：材料的选择，由于电容率(ε)高，而选用铅锌钛（PZT）类材料，可达到较高的功率密度。在此特殊实例中，高的输入电压值要求材料的介质损耗小，故选用了Noliac的PZ 26材料。
步骤2：PT厚度的选择
因为PT的频率范围应在谐振频率和反谐振频率之间，故变换器的工作频率范围是固定的。在此范围内能有效地传输能量，并提供ZVS（零电压开关）条件。PT谐振频率（fres）反比于器件的厚度尺寸，如式(2)所示：
厚度=                             (2)
式中ρ和  为材料特性。
即使在较高的频率下，变换器的开关损耗也较高。但频率越高，PT的尺寸愈小。因此，优化的开关频率是在PT尺寸和开关损耗之间进行协调，选取拆衷方案。
在此特殊情况下，未曾实现这一分析。由于制造上的限制（最大厚度4mm），选定的最小可能频率是为了降低开关损耗。按式(2)，PT的谐振频率约为400kHz，该值即为尺寸和效率之间的最佳折衷值。
步骤3：电极面积的选择
PT的最高温度由居里点确定。在此温度下压电材料将失去其特性。最大损耗要求限制PT温升（ΔT）的PT体积最小。
因PT厚度由开关频率决定，最小的电极面积取决于最大的温升ΔT。
PT的圆周面积（A）按式(3)由效率（ηPT）和输出功率（Pout. PT）求得，式中h（15W/m2. ℃）为对流系数。
                 (3)
考虑到过去的经验，确定PT的η=98%，温升ΔT=55℃，按照式（3），最小的电极面积A=60mm2。
步骤4：电极分布的选择
对不同的电极分布进行过分析，电极的间隔（包含在原边电极之间放置的副边电极）已经迭定。因在应用中要求高的输入电压，这一间隔允许原边电极相距较大，另外，它消除了奇次谐波并取消绝缘层，从而提高了ηPT和Keff值。
步骤5：副边厚度和层数的选择
选择副边层数和厚度以适应PT设计的输出条件。负载对PT的性能影响很大，能达到PT最高效率的负载被定义为最佳负载（Ropt）。PT的最佳负载相当于PT传输最大功率时的Req。对于所选的应用场合，输出负载为14Ω，带全波整流器的等效值12Ω[]，为了降低成本，已选定最少的副边层数，该层数由副边层的最小厚度决定，这将受到制造厂家的限定，最小厚度为0.1mm。
步骤6：原边层数和厚度的选择，附加两个基体
选定原边层数和厚度，以适应PT设计的输入条件。无极性层称为基体层，基体的附加是为了保持PT厚度的恒定。
因在给定的输入电压下，由PT转换的功率是一技术条件。为了控制所要求的功率（式4），必须确定PT的输入电导（输入导纳的实数部分）是多少。
                     (4)

实例中，要求的Gin. PT在0.39~3.9ms（毫西门子）范围变化，以便得到输入电压变化和功率级按50%的工作比（占空因数）考虑，而PT和整流器的效率为88%。从功率变换器效率的角度看，这一效率值是合理的。为了选择原边的层数和厚度，另一必须考虑的参数是电感特性。为设计有电感性能的PT，当输入阻抗的相位为正时，可允许PT提供ZVS（图6）。
因输入电压高，由PT损耗限定了原边的最多层数这一点很重要。在这一特殊实例中，仅设一层原边是可能的。无厚度的原边层允许在要求的输入电导和电感性能之间达到良好的折衷（表Ⅰ）。因此，必须减小副边的层数。遗憾的是，作为影响到若干电气参数的结构参数需要返回至步骤3，增大面积以便满足所有电气参数的需求。根据这一迭代程序，获得了在厚度方向的PT优化设计。PT的全部特点列于表Ⅱ和图7。副边仅二层，但有200mm2的面积，这可达到所有电气上的要求。
(1) Keff高（56%），无较高的振动级，如输入阻抗（图8a）所示；
(2) 最佳负载为12Ω，如连接至PT输出的等值负载；
(3) 电导的变化（图8b）是在工作频率范围之内；
(4) PT具有最大阻抗相位74°的电感性能(图8c)，且在整个电压范围提供ZVS，如模拟结果(图9a和图9b)所示。
2.3 阶段C——二维/三维（2-D/3-D）设计，几何形状选择
利用一维分析已知每层的厚度和总的面积，但存在很多三维的问题。按正确的面积分布通过几何形状的选择，在适当的三维结构设计中执行一维设计时，FEA工具是有用的。对于PT的尺寸外形，如圆盘、圆环、圆板等，存在很多几何形状的可能性。由FEA的结果可推定：这类PT材料为PZT（铅锌钛），且按厚度模式工作，因在工作频率范围内乱真模型少，最好的几何形状为圆环形了选定的FEA工具是ATILA，这是为压电材料用二维/三维、电/机耦合的模拟专门开发的，并提供了精确的结果。这一工具已由法国ISEN Lille公司开发。
圆环内径（φin）和外径（φout）的选择也很关键。直径选择不好（φout=19.73mm和φin=11.61mm）就会出现很多接近谐振频率的乱真模（图10）。相反，藉保持面积的恒定，如若直径选取正确（φout=24.97mm和φin=19.21mm），在工作频率范围（谐振和反谐振之间），乱真模会消除，且Keff值较高（61%）（图11）。必须强调的是找到正确的直径不是件容易的事：在相同的面积下对5个以上的φout和φin不同组合进行了分析，仅有1个组合满足要求。Keff不仅与材料性质有关，而且关系到特殊的几何形状。这就是与一维设计（Keff=56%）对比时，FEA Keff（61%）提高的原因。
从FEA中另一有用的信息是电场和应力的分布，这将限制PT的功率密度。对每一频率还能精确的图示位移情况，这便于理解PT的机械性能。图12表明：在谐振和反谐振频率之间，PT的振动是沿PT厚度（Z轴方向）的压缩与膨胀所形成，这是第一级的厚度模式。为了降低开关频率选择了这一特殊情况，利用笛卡儿坐标进行了分析，虽在图中仅用XZ平面表示，但还考虑了轴向对称（Z向对称轴）。为缩短模拟时间，推荐有轴向对称的笛卡儿坐标，由ATILA软件来描述PT的结构。
2.4 阶段D——制造公差对PT性能的影响
在设计过程中应考虑制造公差，因公差可能产生新的乱真模，并改变Keff，要求达到的PT设计就是在其工作频率范围内，不易受到制造公差导致尺寸变化的影响。压电材料的公差对于最重要的尺寸（每层的厚度）约为±3%，例如，考虑厚度和φin的公差为-3%，φout的公差为+3%，与正常情况比较，Keff减小，而且还出现接近谐振的乱真模（图13）。
最佳的设计不应对这些公差太敏感。此外，对有关的重要尺寸必须告之制造者慎重加工。
2.5 阶段E——装配固定对PT性能的影响
如前所述，PT的振动可能受干扰而改变它的电气参数，故将PT固定到PCB上非常关键。合理的固定方式还能提供散热的途径，无论如何，应通过固定确保变换器的机械牢固度。在这一特殊应用中，建议在PT上加一例如带状的固定层（图14）。借助这一固定方法，使用热胶接到PCB上以及导线的焊接均较容易。另一优点是增加了散热途径。主要缺点是对乱真模较敏感。因此，在固定带设计中必须遵循FEA模式上的分析。如果固定层处于自由状态，乱真模会在靠近反谐振频率下出现，产生不正常的运动，Keff也会减小（图15）。但如果固定带胶合着，这些问题就会消除，因为PT在厚度模式下的振动和谐振频率附近无乱真模出现（图16），这正是我们所期望的。
3 试验验证
能以最低的成本（较少的电极数）提供最小的体积的设计即为优化设计。图17所示设计是一个优化的PT设计，这是按上一节所述各个不同设计阶段（A→E）得到的设计结果。因为PT的每一结构参数均对若干个电气参数有影响，设计过程中可能需要几次的迭代运算，以便优化PT满足所有的技术条件。要高度重视几何尺寸的微小变化。从电气参数的观点看或许不重要，但从乱真模的角度考虑，这些几何尺寸的变化则很关键，任何尺寸只要有一点变化就会出现乱真模，如上节阶段D中所分析的那样。PT形状为圆环形，其外径φout=25mm，φin=19mm，因此，特定的传输面积为200mm2，总的厚度约4mm。PT副边有2个电极，原边则是每侧1个（带电极间隔）。这一PT由Noliac公司制造。
本文已对设计方法进行了验证，第一批样品未设固定层，下一批产品将设置固定层以证明其影响。藉助于阻抗分析仪的测量，得到样品的电气特性，如图18所示。将这些电气特性与图8所示推荐设计的模拟结果进行比较。如前所述，由于形状制造公差和固定方式的影响，测量值Keff（50%）（图18a），与用一维模的模拟值（56%）（图8a）或FEA的（61%）比较，Keff较小。重要的是注意到模拟的PT未考虑电极的尺寸，材料以及外部的连接，PT样品中的Keff值比预定值小，但在实际应用中它是足够高的。而且，按模拟所预定的，由于合理的电极配置，已消除较高次的振动。
在工作频率范围内，也即频率范围介于谐振fres和反谐振fares之间，输入电导（图18b）达到0.39~3.9ms；其次，期望的电感性能（图8c，最大相位约74°）已达到（图18c