第四章 印制电路板设计的电磁兼容技术
在印制电路板设计阶段一定要关注设计中的电磁兼容性，只有这样才会减少电路板在样机或生产阶段发生电磁干扰问题。另一种情况是如果电子系统的电磁兼容性令你头疼，不妨先检查一下印制电路板，因为许多引发电磁兼容性问题的器件都在印制电路板中。一个好的印制电路板设计方案可以在花费极少的情况下解决一些令人头疼的问题。
特别是今天由于电流的增大、高速宽带信号的出现和对电路板尺寸的更多限制，要求印制电路板必需同时满足规范化和功能需求，这使得印制电路板的电磁兼容性设计成为必需。在大部分高速信号电路中，印制电路板尺寸可能比板上传播的信号谐波波长大的多，这要求我们在设计中将每一条走线都视为传输线。如当600MHz的CPU时钟信号在介电常数为5的印制板上传播时，其10次谐波波长仅为114.3mm，而许多CPU往往工作在更高的频率。
印制电路板中存在的电磁干扰问题，包括公共阻抗耦合、串扰、高频载流导线的辐射和通过由互连布线和印制线形成的辐射回路所拾取的噪声。高速逻辑电路系列对这类问题特别脆弱，其原因很多：由于电源和接地金属印制线的阻抗随频率增加而增加，公共阻抗耦合的发生更加容易；由于信号频率较高通过寄生电容耦合到布线和印制线较为容易有效，因而串扰发生更加容易；由于信号回路尺寸变得可以和时钟频率及其谐波波长相比拟，高频数字信号的辐射更加显著；高频设计的另一个固有问题是由于阻抗不匹配引起信号线路的反射问题。
4.1 印制电路板中的公共阻抗耦合
当模拟和数字信号电路在同一印制板上混合安装时，特别是模拟电路、逻辑电路和电源的回线均为同一条印制线时，能产生严重的公共阻抗耦合问题。他们返回的电流流过公共的地阻抗，产生共模电压，他可能会高于接在公共回线上的模拟和数字电路所允许的噪声敏感度而造成危害。如图4.1(a)所示，其中A/D采集器和一个数字门电路共用同一条回线。这样布线的结果，会在公共回线和A/D采集器接地线之间的有限阻抗ZG上，产生一个噪声电压VN。这在图4.1(b)的等效电路中示出。
若噪声电压高于通常在微伏范围内的敏感度，则将产生性能降级。
图4.2建议了一个较好的布线方案。这时，模拟与数字电路具有各自的回线通路，噪声电压不再出现在A/D采集器的输入端上。而且注意，电源线和回线已大大加宽促使阻抗减小，从而使任何噪声压降都会减小。
基本的回线类型有四种：低电平模拟电回路、高电平模拟或数字电回路、模拟功率电回路、数字功率电回路。
1 模拟电路
无论是典型的低电平模拟电路还是典型的高电平模拟电路他们处理的都是些非瞬变信号，所占频带有限，可认为是个低通滤波器，所以电路是稳定的。如果采用开关电源供电则另当论，仅模拟电路来讲通常与印制板的辐射无关。同样模拟功率电路的噪声也很小。
因为模拟电路通常要处理连续信号，所以一旦其中的射频噪声超过半导体PN结的结电势，就会成为敏感信号。
2 数字电路
数字电路的噪声很大，当然数字功率电路的噪声更大。数字电路频繁的高低电平变换会产生快速的阶梯信号，他们是由基波和无数个谐波组成，其中基波决定脉冲的宽度，谐波决定脉冲的上升沿时间。如果仅考虑电磁兼容性则应该将谐波统统滤掉，当然这是不能允许的，折衷的办法是在保持数字电路功能的最低要求下，（一般要保持9~10次谐波）将多余的谐波统统滤掉。为了满足辐射和敏感度的要求，印制板布线设计时，特别要注意开关电源这个辐射源所产生的辐射，尽可能地减小射频耦合回路的面积。
4.2 设计印制电路板的基本知识
4.2.1 印制线的波阻抗
印制电路线的阻抗是一项重要参数，因为他经常是公共阻抗耦合的问题起源；同时也是完成电路功能所需要的。印制线阻抗主要由单位长度的电感、电容决定；而决定高频传输特性的主要因素是阻抗和时延。
印制电路线有两种基本类型即微带线(Mircostrip)和微带波导(Stripline)。微带线指的是印制板的最外层线条，虽可高速传输（因电容小），但工作时会辐射。微带波导指的是印制板上的两个实心层之间的线条，两层之间为绝缘材料，如地层与电源层之间的线条，虽抑止噪声性能好，但会使快速信号的边沿速率下降（因电容大）。
为了完成电路的功能需要，印制线的波阻就变得非常重要，如时钟要求在整个工作路径上维持一个常值阻抗，通常为55~75Ω(±10%)，开关速度越高对负载阻抗的要求也越高；又如时钟驱动器要求的串联阻抗典型值为10~33Ω；末终端的信号线必需符合终端的波阻抗值，否则会发生脉冲沿的抖动。
1 微带线波阻抗
图4.3是一根微带线结构图，传输参数提供如下：
表面式：                                        
(1)
埋入式：                                        
(2)

纳秒/呎        (3)
(4)
(5)
式中：Z0=线条的特性阻抗，W=线条宽度，T=线条厚度，H=线条到参考面的距离，B=介质厚度
2 微带波导波阻抗
单线条：                                        
(6)
双线条：                                         
(7)

3 印制线的其他有关设计公式
高频传输的印制线条接入容性负载后会对印制线条的波阻抗、延迟有较大影响，特别对总线结构的电路往往是考虑的关键因素。不考虑印制线条衰减时采用以下参数：
设计时应考虑的带宽：
(8)
式中：tr =时钟信号上升沿时间
时延和电容负载的影响：                                          
(9)
(10)
式中：Cd =电容负载
传输线参数的转换关系：                                   
   （纳秒/呎）(11)               
(12)
(13)
(14)
无需考虑寄生电感线传输效应的最大限度：
微带式  lmax=9×tr             (15)
带线波导 lmax=9×tr          (16)
4 无源元件高频等效电路的建模
为了预测印制电路板电磁兼容设计的效果，一般设法建立PCB寄生参数的模型，其中有采用部分元件等效电路法(PEEC)，PEEC的主导思路是用L、R、C的集中参数来等效PCB电路，使该电路可以直接使用电路仿真软件获得各个节点的电流和电压波形。对于直流型PCB，若内部电流分布均匀的话，L、M、R的值只与导体的几何形状有关；当内部电流分布不均匀时，可以再将导体分割为更小的、电流分布更均匀的单元，这时可以采用以下的计算公式：
法/米                     (17)

亨/                    (18)
(19)
下面表4.1给出各种印制线宽度、厚度和长度的阻抗值随频率的变化。
表4.1把两根印制线看成是传输线。表中有三种印制导线对配置，表示不同配置的印制导线对的特性阻抗随几何形状的变化。表中第一种配置是，电源线和回线位于板相对的上下两面上或者使用改进的电源母线分配方案，他们是可以实现的。第二种配置表示地平面上的一根导线的特性阻抗（如在多层印制电路板中那样）。第三种配置表示并排的印制线阻抗，这是一种给出最高阻抗值的布局。
本节最后举例说明典型公共阻抗的耦合问题。在瞬变频率下，高频门电路的瞬变电流总是驱使内阻过大的电源母线负荷加重。若瞬变电流在母线上的压降高于逻辑电路的抗扰度时，将出现电磁干扰问题。例如，肖特基晶体管——晶体管逻辑电路(TTL)具有3毫微秒的上升时间τr和30毫安的门瞬变电流I（输出端数=5），3毫微秒的上升时间导致产生F高达100兆赫的大量频率分量（F=1/πτr）。若电源印制线和回线是3毫米宽100毫米长（由表4.1查出阻抗≈59欧），则在母线上产生的共模电压等于I×(2/π)×Z=0.3×(2/π)×59≈1.1伏。由于肖特基TTL的抗扰度是300毫伏，该逻辑电路将失去作用。解决办法是：(1)缩短印制线长度，(2)对电源分配系统去耦，(3)使用较低阻抗的布线，或(4)尝试上述方法的组合
4.2.2 布线原则
对多层印制电路板进行布线时，首先要考虑电磁兼容问题，可从两个基本定理出发：根据克希霍夫定理，任何时域信号由源到回路的传输都必须构成一个完整的回路；一个频域信号由源到负载的传输都必须有一个最低阻抗的路径。高频电磁场的辐射和传导也完全符合这个原则，即经由设计所指定的回路到达负载，否则就是通过一些分布参数如寄生电感，寄生电容到达负载，其结果是与寄生电感或电容耦合的一些器件就会受到电磁干扰；同样根据法拉第电磁感应定理，任何磁通变化都会在闭合回路中感生电动势及任何交变电流都会产生电磁场，这些电动势或电磁场也会通过意想不到的耦合去干扰一些周围的器件，但遗憾的是，人们往往忽略这些事实，例如在数字电路设计中，容易被人们忽略的是存在于器件、 印制线、连接器等的寄生电感、电容、导纳；又如多层印制板中有效抑制电磁干扰的通量对消技术，就是由被人们忽略的实金属平面产生的镜像电流作用实现的。
1 层数的决定
由于多层印制电路板可以减少信号返回线的数目、大大减小环路面积（为此降低电磁干扰40dB~60Db）、板上器件密度最大和几乎消除了电源线，所以正逐步发展成为一个被广泛采用的解决方案。
在决定多层印制电路板的层数时，应遵循的一般原则有
(1)电源平面应接近接地平面而且要处在接地平面之下，目的是利用两个金属板之间的电容为电源平滑滤波，当然也会对电源平面上分布的辐射电流进行屏蔽。
(2)要把数字电路和模拟电路分开，有条件的可将数字电路和模拟电路分在不同的层内。若没条件可采用开沟、加接地线条、或分隔线条等补救。数字电路和模拟电路的地和电源要分开，因为数字电路是频谱很宽的干扰源。
(3)时钟电路和高频电路也是主要的辐射、干扰源，一定要远离敏感器件或电路，也就是说要单独布局。
(4)在表面层布设的微带线和在中间层布设的带线波导要注意他们的波阻抗是不同的。
(5) 对不同层布线时，由于不同层上的高频辐射和杂散电流都不相同，所以不能同等对待。
(6)为了产生通量对消作用，布线时布线层应尽量与整块金属平面相邻。
(7)为了获得或适应更高的时钟速率，时钟布线平面应靠进接地平面，但注意不是电源平面。如靠近电源平面会引起信号相移、阻抗变化引起的噪声变化等。
(8)由于电源平面和接地平面上充满射频电流和浪涌，他可引起逻辑混乱、瞬间短路、总线信号过载，所以电源平面和接地平面上的分布电阻一定要减到最小。
2  20-H和3-H原则
在多层印制板设计布线，决定印制线条之间的距离和电源层与边缘的距离时，要遵循两条原则：
(1)20-H原则：由W.Michael King提出所有具有一定电压的印制板都会向空间辐射电磁能量，为了尽量减少这个效应，印制板的物理尺寸都应比最靠近的接地板的物理尺寸小20H，H是两个印制板的间距；在一定频率下，两个金属板的边缘场会产生辐射，当减小其中一块金属板的尺寸时辐射也会减小，当尺寸小20H时辐射强度下降70%；尺寸小100H时辐射强度下降98%；按20-H原则，20H一般为3mm左右。
(2) 3-H原则：发现两条印制线之间的距离≮3W时，可以避免发生两线之间的电磁串扰，W为印制线条的宽度。线条太宽会减少布线密度增加成本；线条太窄会影响传输到终端的信号波形和强度，因为印制线的宽度决定线条的阻抗。3-H原则适用于几乎所有的电路。