中德电子-2021 广告 雅玛西-2021 广告 第二十三届华东自动化会议3 广告 2024高性能材料应用技术峰会3 广告

一种微米级多层叠装磁心平面型螺旋电感器

2012-07-12 10:25:32 来源:《磁性元件与电源》2012年7月刊 点击:1518

摘要:  文章介绍一种采用微米(μm)级NiFe合金的多层叠装磁心研究开发的用于高密度封装的超低高度(0.4mm)的平面螺旋电感器。其制造工艺是采用简单的腐蚀掉电镀铜层的方法,以此获得7层厚度为1.8μm的叠层磁心,并以这种磁心与螺旋线圈一起组成螺旋型电感器。制成器件的整体尺寸为40×15(mm)。成品测试的性能表明,它们适用于高密度封装的电源变换器。它们用于2.2MHz工作频率的升压变换器(5~10V),可以得到2W的输出功率,其总效率超过70%。

关键字:  叠层磁心,平面型螺旋电感器,高密度封装,升压变换器

1 引言
随着电子产品系统微小型化、多功能化和高效率要求的不断进展,对电子元器的小薄轻的要求以及对系统高密度封装的要求也日益增加。其中,需求量最大应用最多的系统是由电池供电的便携电子产品和分布式电源的直流变换器。在这类产品的使用要求中,微小型化磁性元件一般需要具备以下性能:高功率密度、高工作频率、高饱和磁感应强度、高密度封装(扁平型低高度)、低成本等。设计制造上述性能的磁性元件,主要应解决磁性材料和制造方法的制约。近些年来,磁性材料的研发有了长足进步,在制造方法上也成功地开发了铜腐蚀法制造叠层磁心技术。这种磁心的合金材料具有优良的磁性能,如高的磁饱和。低磁滞损耗以及高居里温度等。本文即介绍用铜腐蚀法制造NiFe合金叠层磁心的低高度平面螺旋电感器,应用于高频电源的变换器。由于螺旋线圈是平面的,所以伸展范围较大,与环形线圈电感器比较可以得到更低的高度(当然要以较大的安装面积为代价)。这对于要求高密度封装的产品是有利的。高功率密度电感器由于其高度低和面积大,对散热比较有利。
文章介绍了叠层磁性平面螺旋电感器的结构设计和制造工艺技术,以及在高密度封装环境下对该电感器现场进行电性能测量的结果。
2 叠层磁心结构设计
图1(a)所示为采用腐蚀电镀铜层技术制作的叠层环形磁心的断面图。用这种简单的制造工艺,即可得到多层叠装的磁心。在制作过程中,用独特的V型支架为叠层磁片提供机械支撑,并允许浪费腐蚀溶液从任何一面去腐蚀Cu的中间层。图1(b)所示为项部和底部叠层磁心之间的三明治结构的平面螺旋线圈。V型磁心沿导线绕组重复叠装,每个V型磁心间彼此存在间隙,以便于进行铜层腐蚀。用光刻法将间隙限制到最小。采用这种叠层设计,由导线产生的磁通将被控制在磁心和间隙内,如图1(b)所示。
3 叠层磁心螺旋电感器的制造
叠层磁心使用的磁性材料是已被电子工业广泛采用的NiFe合金作为电镀磁性材料。
叠层磁心螺旋电感器的制造,主要涉及两项工艺技术:①制作叠层磁心和螺旋状线圈;②叠装预制好的顶部和底部磁心以及螺旋线圈。
3.1 叠层磁心和螺旋绕组的制造
该电感器的顶部磁心和底部磁心的结构是基本一致的,故可以在同一批次一起完成制作。其制造方法见图2所示。具体工序为:首先,用一层薄薄的光刻胶把含有籽晶层的50μm厚度的Kapton薄膜粘贴在虚设的玻璃片上;其二,电镀3μm厚度的NiFe膜用作磁心基底(见图2(b))。其三,交替地电镀7层1.8μm厚度的NiFe膜和7层1μm厚度的Cu层,这就形成了一个多层金属结构(图2(c)示出了每种材料仅为4层的简化图)。要了解具体的操作细节,可详细阅读参考文献[2]。最后,把已形成了多层磁心结构的Kapton薄膜从虚设的玻璃板上分离掉,并用CuSO4饱和的NH40H选择性地腐蚀掉Cu电镀层(见图2(d)),采用激光切割100μm厚度的铜箔,分别制出7匝平面螺旋绕组。经过切割后的绕组需要进行隔离,其方法是采用等离子增强的化学汽相沉积(PECVO)装置,在螺旋绕组的顶部和底部均沉积共形0.5μm厚度的SiO2层。制成品的顶部和底部磁心以及绕组,如图3(a)所示。
3.2 磁心和螺旋绕组的机械叠装
把底部叠层磁心、螺旋线圈和顶部叠层磁心相互对准,在室温下用机械压力机轻轻施压,使它们构成一个整体的电感器。在磁心和线圈之间要采用环氧树脂作粘接材料进行连接。图3(b)所示为使用NiFe合金作为叠层磁心的完整的螺旋电感器照片。[#page#]
4 测试结果评估
采用磁强计(VSM)对用图2所示工艺技术制造的磁心总厚度为15.5μm的叠层磁心螺旋电感器和其具有同样几何形状的非叠层磁心电感器(磁心厚度也是15.5μm)的磁心进行了直流(DC)磁滞特性的测量。与非叠层磁心比较,叠层磁心显示的起始磁导率略有下降(约7%)。两种磁心被测得的矫顽力分别为0.9和0.7(Oe),磁饱和密度均为0.9T。
我们测量了叠层电感器,非叠层电感器和空心电感器(只有螺旋线圈,没有任何磁心)的电感量和Q值,发现叠层磁心螺旋电感器性能的改善,完全取决于线圈顶部和底部增添了NiFe合金的叠层磁心。
为对叠层磁心螺旋线圈电感器作出评价,进行了两类测量:①隔离测量电感量和品质因数Q值(电感器应远离其它带电体表面);②在使用现场测量电感值和品质因数Q值(或模拟现场状况:即把电感器放置在敷铜印制电路板(PCB)接地面附近,在高密度电子元器件封装模拟堆积情况下),把50μm厚度的Kapton膜片放在PCB和电感器之间,以提供小的气隙。
4.1 叠层、非叠层和空心电感器的隔离测量
图4(a)和图4(b)分别示出了所测得的叠层、非叠层和空心电感器的电感量和品质因数Q值。图中可见,非叠层电感器的电感量在50kHz时骤减,而叠层电感器的电感量在500kHz时仍保持稳定状态。这就表明,在叠层磁心螺旋电感器中的涡流效应明显地降低了。叠层磁心电感器的品质因数Q值在0.1~1MHz频率范围内,多数区域都大于4。这个Q值比非叠层磁心电感器的Q值大3~4倍。在图4(b)中可见,叠层和非叠层磁心电感器的品质因数Q值在低频时增大,达到一个最大值,然后在高频时逐渐减小,这其中的原因可以用Q=2πfL/R这个计算公式进行说明。式中,R是电感器的有效电阻值。在低频时,2πfL随频率增大的速率比R快,因此Q值增大。在高频段时,R随频率增大的速率超过2πfL,这是与涡流有关的电感量L减小,而与有效磁心的涡流、磁滞及铜损有关的R快速增大造成的,由此导致Q值减小。叠层磁心出现最大Q值的频率通常移向较高的频率[见图4(b)所示,非叠层磁心的最大Q值出现在50kHz,叠层磁心则在200kHz时出现最大Q值]。Q值与磁心叠层的关系在参考文献[3]中有详细说明。由于杂散电容的影响,叠层和非叠层电感器的自谐振分别发生在25MHz和95MHz。测得的叠层电感器的dc饱和电流(80% I)为0.8A。
在所有的测量频率(500kHz以下)中,空心电感器的电感值约为1.5μH,约为叠层磁心电感器电感值的2/7。在兆赫兹频率范围以上,空心电感器的品质因数Q值迅速增大,在10MHz时约达到65。虽然空心电感器在如此高频率时具有高品质因数Q值,但由于存在以下几个因素,它们在高功率密度的设备上应用仍然有问题。首先,现有固态电源开关技术在实际应用中不支持10MHz操作。其二,螺旋空心电感器一般要求有一个特定的空间来限定磁通,否则,产生的磁通会与邻近的导线或有关材料发生相互感应作用,从而在其它电路中导致EMI噪声,降低了电感器的电感量和品质因数Q值。对当今以超高密度封装的高频电源的实用性而言,这无疑是空心螺旋电感器的一个明显缺陷。
4.2 现场测量叠层电感器和空心电感器的电感值和Q值
在敷铜箔印制电路板(PCB)的顶部测得的叠层和空心螺旋电感器的电感量和品质因数Q值请见图4(a)和图4(b)中的曲线。在PCB上的叠层磁心螺旋电感器的电感值比隔离测量得出的值略小,但减小不到10%,这表明大多数的磁通很好地被限定在电感器的叠层磁心和四周的气隙中。相反,在1~10MHz时,PCB上的空心螺旋电感器的电感量比正常情况下的值明显减小(约75%)。在PCB上的叠层磁心螺旋电感器的品质因数Q值与正常情况下测得的结果基本接近。但是,在正常测量中显示的空心螺旋电感器的品质因数明显减小了,这是由敷铜箔PCB的EMI损耗引起的。在图中可以看到,在2MHz频率以上,虽然PCB上的空心螺旋电感器的品质因数比叠层磁心螺旋电感器的Q值高,但是其电感量小或EMI大,这就最终限制了它们的使用场合。[#page#]
4.3 叠层磁心螺旋电感器在DC-DC升压变换器中的应用
在了解了叠层NiFe磁心螺旋电感器的特性后,将其和工作在2.2MHz的工业用开关调节器芯片(LT1930A)以及分立无源元件一起,对DC-DC升压变换器进行验证。当负载电阻器与变换器输出端相连接时,在0.3W~1.9W的输出范围、电压从5V升至10V,变换器显示出70%的总输出效率η(=Vload·Iload/Vin·Iin)。
5 小结
文章介绍了叠层NiFe合金磁心螺旋平面电感器的设计、制造和性能测试以及应用于高密度封装的DC-DC升压变换器中的情况。对叠层铁心螺旋电感器的使用现场测量显示,它们具有超过非叠层和空心电感器的优异性能,证明了在DC-DC电源变换器中应用该电感器,功率输出2W,整个变换效率超过了70%。
参考文献
[1] Park J W, et al. IEEE Trans Magn, vol. 40. 2004, 7, No. 4.
[2] J. Park, F. Cros , and M. Allen, "A sacrificial layer approach to higyly laminated magnetic cores," in proc. 15th IEEE Int. Conf. MEMS, Jan. 2002, pp. 380-383.
[3] J. Park. "Core lamination technology for micromachined power inductive components, " Ph. D. thesis, Georgia Inst., Technol., Atlanta GA, Dec. 2003.

Big-Bit 商务网

请使用微信扫码登陆