随着数据中心高密度计算需求的增长，服务器电源向高功率密度、高效率方向发展，而磁性元器件产品作为电源的核心部件，其设计直接影响系统性能与可靠性。

南京博兰得电子科技有限公司研发高级经理刘建在近日的中国磁性元器件产业链峰会上，以《15kW 服务器电源磁性元器件优化》为主题，分享了团队在磁性元器件设计中如何平衡多重约束的实战经验。

博兰得研发高级经理刘建

一、背景：解码15kW服务器电源的规格挑战

电源规格：输入覆盖 342-528Vac 宽电压范围，采用液冷散热方案，输出需达到 48V/313A（15kW），15 毫秒掉电保持时间，过流保护（OCP）点为额定电流的 130%~140%。

从服务器电源的系统框图来看，前级采用 Vienna 结构，后级为三路全桥 LLC 并联的电路拓扑组合，原副边均由 DSP 控制。每路LLC的磁性元器件产品通过原边串联、副边并联实现 15kW 总功率，这种磁性元器件设计对集成度、散热效率和电磁兼容性（EMC）提出了更高的要求。

二、LLC 磁性元器件设计优化：从磁芯到绕组的全流程分析

1.磁性元器件设计之匝比优化

磁性元器件匝比确定主要基于三点原则：一是原边采用 1200V SiC MOSFET，尽量提高母线（BUS）电压以降低原边电流；二是在满足电压降额的前提下提高 BUS 电压，减少 BUS 电容数量以满足保持时间要求；三是原边串联、副边并联，等效原边总匝数需为偶数。

最终选择总匝比 34:2（单磁性元器件产品匝比 17:2），选择BUS 电压为810V，增益计算为 17×48/810=1.0074，额定工况下 LLC 工作点接近 100kHz 谐振频率。

2.磁芯结构优化

15kW 电源的 DCDC 部分由三路 5kW 全桥 LLC 组成，原设计每路 LLC 采用两个 EI 磁性元器件（原边串联、副边并联），但 6 个磁性元器件体积过大，无法满足空间要求。

团队提出 “磁通抵消” 设计，将两个磁性元器件磁芯整合：第一个磁性元器件绕组电流逆时针，磁通向外；第二个磁性元器件绕组电流顺时针，磁通向内，边柱合并后磁通相互抵消，两个磁性元器件磁芯可以集成为一个磁芯，磁芯体积减少 30% 以上。

优化后的磁芯

3.磁性元器件绕组损耗优化

磁性元器件损耗主要分为铜损和铁损，由于谐振频率，匝数以及layout已经确定，铁损基本上只能靠材料来进行优化，所以主要考虑铁损的优化。

1. 叠层结构对比：

磁性元器件产品采用无骨架（Bobbinless）绕法，原边每柱 17 匝（100 股直径 0.1mm 三层绝缘线），分为 9 匝和 8 匝两个线圈；副边 S1、S2 为 2 匝宽 8.5mm 扁平线。

针对四种叠层结构（PSP、SPSP、PSSP、PSPS），团队放弃了传统的 “试错法”，利用 Maxwell 2D 仿真分析磁动势（MMF）与损耗：

从仿真结果看，PSPS的比PSP损耗减少8.1W，实测减少12.5W。SPSP 结构因副边靠近气隙，边缘效应（Fringing Effect）导致额外损耗。

根据一般经验，PSSP比较好，然而根据相关文献，PSSP和PSPS在频率变化时，损耗有个交叉点，低频PSSP较好，高频PSPS占优，在本项目中，PSPS较好。

2.厚度敏感分析

副边波形为脉动直流，近似半正弦波，可分解为交流分量（有效值 0.386）和直流分量（有效值0.318），交流分量占主导，因此重点优化交流损耗（集肤效应与邻近效应）。

绕组的损耗可以分解成 DC损耗和 AC 损耗，DC 损耗仅与绕组厚度相关，AC损耗则是集肤效应和邻近效应产生的损耗之和。研究发现，副边绕组的电流密度沿厚度方向剧烈变化，可见电流在厚度方向上严重分布不均是交流损耗较大的原因。

通过仿真不同厚度（0.05-0.7mm）的铜损发现，厚度 0.2mm 时总损耗为19.6W，因集肤效应损耗（随厚度先降后升）与邻近效应损耗（随厚度先升后降）达到平衡。厚度增加到0.5mm后，损耗变化已经变得比较缓慢。

然而，理论优解0.2mm 厚度的难以生产，考虑到可生产性，最终选择 0.3mm厚度的绕组，实测损耗仍比0.6mm 降低 15W。这一折中设计体现了工程思维对理论的修正。

进一步通过电流密度分析，0.6mm 厚度在 90°相位时电流密度峰值达

而0.3mm仅为

验证了厚度对交流损耗的决定性影响。

磁性元器件产品优化最终方案为PSPS叠层，副边绕组铜厚0.3mm，实现单个磁性元器件产品损耗降低27.64W。

4.寄生电容抑制

PSPS 结构虽降低损耗，但原副边寄生电容（实测 C1=63pF，C2=52pF）引发两大问题：一是EMI 问题，原边谐振电流出现高频振荡。二是电压尖峰：副边 SR MOSFET 的 DS 电压在软启时出现 150V以上的尖峰（超过 150V 额定应力）。

通过等效电路分析，博兰得研发团队发现A 点回路因缺少电感（磁性元器件产品），成为这些问题的主因。为此，该团队创新提出在 A 点串联电感（与B回路的电感集成），通过增加回路阻抗抑制振荡，无需RC吸收电路。实测显示，满载启机时 DS 电压尖峰降至 134V，谐振电流的高频振荡被抑制。

5. 谐振电感优化

谐振电感采用 EQI35 磁芯（中柱气隙 1.8mm），初始设计为 0.15×75 利兹线 10 匝，仿真发现fringing effect不明显，但绕组损耗较大，为4.67W。经研究发现其原因为边柱与中柱间距 4.5mm，而电感的气隙为1.8mm，两者具有可比性，远离气隙的地方有比较大的磁通直接从边柱到中柱，气隙附近的磁通减少。磁通直接切割了远离气隙的绕组，造成了较大的AC 损耗。

为了验证上面的分析，做了如下仿真：中柱Ae减少，气隙不变，匝数增加到15匝，保持电感量接近，进行仿真结果为绕组损耗为3.63W，验证了上面的分析。

随后，团队通过以下调整破解难题：一是采用 0.1×120 利兹线（股数增加，单股直径减小），降低集肤效应深度（100kHz 时铜的集肤深度 0.066mm，0.1mm 线径）。二是将绕组远离气隙边缘，边缘效应损耗降低35%。最终使总损耗从 4.60W 降至 2.37W。

三、PFC 磁性元器件优化

在 342Vac 输入、冷却液温度 45°C 时，电源运行 30 分钟后关机，博兰得研发团队经磁芯温升测试与仿真分析发现：共模电感磁芯（T63×38×25，TS10 材质）温度升至 110°C，此时 Bsat 从室温 0.3T 降至 0.18T，而满载时磁密峰值达 0.2T，超过高温下的Bsat，导致磁芯瞬间饱和电感量骤降（从 5mH 降至 数uH），PFC控制异常触发保护。

三相共模电感并绕

传统集中绕制时，漏感较大造成共模电感在流过大电流时饱和。于是博兰得团队仿真了如下结构：共模电感的三个绕组，每个绕组拆分为两部分，按 A1-B1-C1-A2-B2-C2 顺序交替绕制。仿真结果显示，磁密峰值降至 0.1T。最终选取了三线并绕的方法进行绕制。

四、总结：仿真驱动设计的价值与工程启示

本次磁性元器件产品优化的启示在于仿真工具的深度应用。团队对比了 3D 仿真与 2D 简化模型的工程价值，在对称结构中，2D 仿真速度更快，且误差较小。

博兰得的实践揭示了高功率密度电源设计的三大核心法则：如副边绕组的Rac仿真值与实际测量值的对比，结果相差不大，仿真具有参考意义，成为当下产品迭代的核心工具。在大功率及高功率密度场合，磁性元器件设计优化是难点之一。仅靠实验来指导设计，可能会事倍功半；但借助仿真来指导设计，则会事半功倍。

系统级优化思维：磁性元器件设计需从单一器件视角转向电源系统视角，例如匝比选择需联动 MOSFET 选型与BUS电容设计；

仿真驱动研发：在 SiC/GaN 等宽禁带器件普及的今天，寄生参数的影响已无法通过经验公式覆盖，必须依赖精确建模；

工艺协同创新：从 Bobbinless 绕法到三线并列结构，磁性元器件设计创新必须与工艺能力深度绑定，避免理论方案的工程不可行。

五、结语

博兰得团队通过电磁理论创新、仿真工具突破与工艺细节打磨的三重协同，不仅实现了单个电源模块的性能跃升，更勾勒出高功率密度电源研发的新范式 —— 以仿真为驱动力，将磁性元器件设计转化为 "可计算、可预测、可迭代" 的工程科学。这在为数据中心电源的下一代技术突破（如 20kW 级产品）奠定基础，推动磁性元器件与电源行业向更高效率、更紧凑体积、更低成本的目标迈进。