高频集成电感器的现状与研究动向
Current Status and Future Propects of RF Integrated Inductors

1 引言
进入21世纪，信息技术带动高度信息化社会发展迅速。第三代移动电话即将投入使用，支持信息通信的各种信息汇入的单片微波集成电路（MMIC），迫切要求小型化、多功能化、省电化。
高频模拟集成电路中，压控振荡器和放大器采用大量的射频（RF，本文中指800MHz～2.4GHz）集成空心螺线电感器，提高Q值和减小体积。尤其是SiGe半导体基片材料和化学机械抛光（CMP）工艺布铜线的实际应用，更强烈地要求电感器与半导体技术革新相称的高Q值。现在，射频微电子机械系统（MEMS）技术正在推动高Q值电感器的研发。
本文首先介绍空心高频集成电感器的现状，接着介绍研制的射频集成磁性薄膜电感器。
2 空心螺线电感器
2.1 电感
首先，无磁芯的空心线圈电感，由其几何形状单一地决定。导体的自感和互感的基本式，可将两电流之间的电感积分求得。正方形螺线电感器中，以各边长、距离、厚度为参数的近似分式有几个，其中常用的公式是Greenhouse算式：
（1）
式中，li是线圈第i匝的匝长，wc是线圈导体宽度，tc是线圈导体厚度，M(li，lj)是线圈第i匝和第j匝间的电感，如果i=j，就是自感；如果i≠j，就是互感。
图1中表示，即使螺线间隔dc降到大约1μm，（1）式也能符合实验值。也就是空心线圈，如果确定了线圈几何形状与尺寸，其电感也就单一的确定了。因此，半导体模拟集成电路中，一旦选定线圈的最佳形状，单位面积的电感，就不可能超过这种优化线圈的值，电感器也就不能再缩小体积。

2.2 集成电感器的等效电路
图2表示微波领域常用的空心集成螺线电感器的等效电路。高频模型电路中，为了用传输线连接电路元件，要求阻抗匹配，必须设置接地面。因此，集成电感器中也必须考虑与接地面间的阻抗。

图2中，Ls和Rs为电感器固有的电感和电阻，Ls的估算可采用（1）式。其次，在半导体工艺基片中，几乎整个基片表面都形成薄导电性杂质扩散层。扩散层与线圈导体之间产生杂散电容C11和C12；同样，扩散层与接地面之间也产生杂散电容C21和C22。表示半导体基片中涡流损耗的电阻R1和R2，分别与C21和C22并联相接。涡流损耗是由螺线电感器漏泄高频磁通所产生的，尤其在Si和SiGe基片上更成问题。与Si系相比，GaAs基片电阻率差几个数量级，在GaAs基片上，R1和R2趋近于无限大。高频集成空心电感器的主要损耗是这种基片损耗和引线的直流电阻造成的。
例如，试制了800MHz频段的低噪声放大器（LNA）用的4匝、300×300μm的螺线空心电感器，其等效电路参数如表1。基片材料是Si；作为上述杂散电容电极的扩散层，采用电阻率ρ=2Ωcm的p型Si层。线圈材料是厚3.1μm的A1膜，宽度wc=11μm，线间距dc=10μm。表中对低电阻率Si（ρ=50Ωcm）、绝缘体上的Si（SOI，ρ=50Ωcm）和高电阻率Si（ρ=1kΩcm）三种基片比较了电感器等效电路参数：电感Ls及其串联电阻Rs大致相同，与基片无关；SOI基片扩散层线圈间杂散电容C11和C12小；高电阻率基片涡流电阻R1和R2高于2kΩ，可降低损耗。

800MHz～2.5GHz频段内需要的电感值大多数为0.5～10nH。
3 用射频MEMS微加工技术提高性能
3.1 微加工技术的必要性
上述等效电路粗略近似为电感L和电阻R串联电路上并联杂散电容C。Q值可用下式表示：
（2）
此式表明，研制小型高Q值电感器，必须在有限面积内增大电感，减小电阻R和杂散电容C。另外，为了避免LC共振增大带宽，应使L频率特性平坦化；减小杂散电容。
也就是说，无论是超小型集成电感器，还是电力系统用大型电抗器，只要是电感器，提高性能的基本方针是相同的。不同之处在于：小型化、集成化漏磁影响增大；电感值小的结构、尺寸设计差异和杂散电容的影响明显；适用材料、制造工艺也有不同。
对于这些问题，正在采用微加工技术（MEMS）研制集成电感器。为了在有限面积内增大电感量，必须使用要多层线圈，降低电阻，布线采用厚膜、材料用Cu代替Al。为了减小杂散电容，曾试过将电感器下面基片部分涂去，形成空腔。通过这些途径提高了低噪声放大器、功率放大器、压控振荡器、谐振器、功率分配器等的性能。
下面举二个典型例来说明。
3.2 降低布线电阻
LSI多层布线技术发展中，多层布线最上层用厚膜，降低电阻，曾试过将它用于电感器、传输线、缓冲器等。
图3是IBM公司采用厚4μm的Al/Cu导体，其下面设置厚3μm的SiO2绝缘层，从而减小漏到基片的漏磁，同时也降低涡流损耗。与布线厚2.0μm的情况相比，如图4，5.2nH的电感器Q峰值（2GHz处）从7.2增大到13.7，增大90%。


同时，Motorola公司用镀铜法把厚10μm、宽6μm、间隔6μm的螺线电感器制作在感光性聚合物做的钝化基片上，在2GHz下Q达到20以上。此工艺中多用了二只光掩模。
3.3 降低基片涡流损耗和杂散电容
Cornell大学采用微加工技术将多晶硅制螺线圈悬在Si基片表面，采用非电解镀在多晶硅上包覆一层厚1.5μm的铜导电层。图6和图5分别是结构和照片。螺线下方设置有空腔，以消除Si基片中损耗，同时，降低电感器和Si基片之间电磁耦合和静电容。进而在空腔表面设置镀铜层（铜衬里），兼作电感器和Si间的屏蔽层和接地面。由于空腔较深，铜层涡流损耗可忽略。匝数N=7、wc=7μm、dc=3μm、L=10.4nH的电感器，8.0GHz下的Q达到30；匝数N=3、wc=4μm、dc=2μm、L=2.0nH的电感器7.5GHz下Q=23。


4 用磁性薄膜的高频集成电感器
如上所述，已做过不少使集成电感器缩小体积或者提高Q值的尝试，但能同时缩小体积和提高Q值的技术很少。例如：如果用多层线圈就可增大单位面积的电感量，但布线电阻Q值随匝数增多而增大，Q值不像L增大那样随着增大，因此要寻求一种仅增大（2）式中单位面积电感量L，而不增大电阻R和电容C的技术突破。
有人提出射频集成电感器采用磁性薄膜，是一种从根本上增大（2）式中L的技术。同时，采用近来研制的射频低损耗磁性薄膜，抑制了电阻R的增大。尺寸小，使电容C的增大控制到最小。是可同时达到缩小体积和提高Q值的技术。利用磁性薄膜的优点可总结如下：
（a） 由于单位面积交链的磁通增多，电感器体积缩小；
（b） 由于体积缩小，线圈长度减小，引线电阻也减小；
（c） 如果采用磁性薄膜在线圈上方的结构，可减少到基片的漏磁通，降低基片损耗；进而还可减薄分离线圈和基片的绝缘层，使工艺简化。
研制中还存在如下问题：
（d） 开发可用于射频的磁性薄膜；
（e） 考虑电磁场反射与透过的设计方法的确定；
（f） 元件本身的工艺技术；
（g） 与半导体的集成技术和安装技术；
（h） 射频段材料和元件的评估技术。
其中，（d）和（g）两者开发尤为重要。
颗粒型高电阻高各方异性磁性薄膜和下述的微图形化（图7）磁性薄膜可用作材料。高电阻率也很重要。关于磁性薄膜集成化技术，考虑将集成磁性薄膜作为半导体的后工艺；或者将磁性薄膜电感器制作在与半导体基片不同的基片上，然后用微缓冲器将两种基片连接等方法。

5 采用磁性薄膜微线阵提高铁磁谐振频率
将单轴各向异性磁性薄膜在难磁化方向励磁时，其铁磁谐振频率fr由下式表示：
（3）
式中，γ是旋磁比，Ms是饱和磁化强度，Hk是各向异性场。频率达到fr时，磁导率实部为零，虚部达到最大。因此，为了用磁性薄膜制作集成电感器，必须将磁性薄膜的铁磁谐振频率提高到器件使用频段的2～4倍。例如设集成电感器在1GHz频段使用，Ms·Hk必须达到1000T·A/m。
为此，将磁性膜制成如图7的微线体，矩形微线长边平行于易轴，由于形状各向异性能增大，铁磁谐振频率移向高频侧。高频励磁沿矩形短边方向进行。设微图形化膜有效退磁系数为Nd，则有效各向异性场Hkeff增大：
（4）
由此得到铁磁谐振频率为：
（5）
谐振频率向高频侧移了根式分子中NdM2S相应的部分。难磁化轴方向的磁导率为：
（6）
图8表示用电子束曝光和离子蚀到法将厚tm=0.2μm、外形尺寸4×4mm2的Co85Nb12Zr3薄膜分割成微线阵后测得的μ～f曲线。测量是用屏蔽式环形线圈的磁性薄膜磁导率测量装置进行的。每根矩形膜的宽度wm=20～60μm、长度lm=4mm、间隔dm=4.0μm。由图8可知，随着wm的下降，铁磁谐振频率上升。实线和虚线是考虑了兰道列夫希茨方程式和涡流后求得的理论值，与实验值相符。wm下降到20μm时，磁导率实部下降到300左右。根据电磁场仿真结果，此值可满足应用需要。

将这一方法扩展，在方螺线的回边都能对难轴励磁。图9说明这个道理：制作一张磁性薄膜，成平行于螺线各边的细长微线图形，使其易轴方向与对螺线各边成45°方向一致。由强形状各向异性感生的易轴方向是微线图形的纵向。于是磁性薄膜被螺线圈产生的磁场在难轴方向励磁。

6 射频集成磁膜电感器的试制
试制了采用微线阵磁性薄膜的射频集成磁膜电感器。其线圈部分与实际用于800MHz频段移动电话MMIC低噪声放大器中的空心螺线电感器相同。图10是集成磁性薄膜电感器的顶视图和横截面图。在空心螺线电感器上面隔以聚酰亚胺层设置5nm的薄衬底，再在其上配置磁性薄膜。尺寸如表2所示。这种结构可预期的电感量最大值约为空心电感器的2倍。作在GaAs基片上的集成电感器，目标是要实际应用。如果作在比GaAs廉价的Si基片上，实际应用中要求增大更多的电感量。


磁性薄膜的大小是377×377μm2；磁性薄膜的图形化有如下几种：
（a） 未经图形化的膜（无缝）；
（b） 通过膜中心，在与线圈边垂直的方向上设置十字形缝的膜（十字缝图形）；
（c） 将磁性薄膜的易轴方向平行于螺线圈的一边，沿此方向设置平行缝，将磁膜分割成长方条状的微线阵膜（如图7的平行条图形）；
（d） 如图9的双向微线阵膜（正交条图形）；
（e） 分为易轴方向与螺线一边平行的和成45°角的两种，微线的宽度wm均为11μm。
图11表示各种开缝磁膜集成电感器的L、R和Q值的频率特性。其中，平行条图形和正交条图形微线间隔dm为1.5μm；十字缝图形中dm=5μm。1GHz下的电感，空心线圈为L=6.6nH；平行条、正交条和十字缝图形情况下分别为7.1、7.3和7.9nH，分别比空心线圈的增大8、11和20%。但都比未图形化（未开缝）的（L=8.1nH）小。这是因为微图形化使各向异性场增大，由（6）式和图8（a）可知，磁导率下降所致。在将磁性薄膜作成微线阵平行条图形和正交条图形时，电感器在1GHz下的电阻比其它两种磁膜的低。可以认为，这是由于如（5）式和图8（b）所表示的铁磁谐振频率移向高频侧所致。因此，平行条和正交条图形电感器在1GHz下的Q值分别，提高到6.0和6.1，与空心线圈和情况相同。

这样，采用正交条图形磁性薄膜的电感器Q值与空心线圈相同，电感值可增大11%。但现在还停留在大致相同的水平上。正在研究的问题是磁性薄膜畴结构的紊乱、各向异性场随热处理的下降等对电感器性能的影响。
最近报导在螺线圈下方也设置磁性薄膜，其面积减半的电感器中，获得了2GHz下L=7.9nH，Q=13的样品。2GHz是第三代移动电话系统中的移动终端频率。与本节讨论的其他电感器相比，频率提高200%，占有面积减半，Q值也加倍。性能今后将进一步改进。■

参考文献
日本应用磁学会杂志2001年25卷第2期59-64页.