1 前言
随着各种电子设备、电视网络、交换机、移动通讯设备及办公自动化的日益普及，电子系统中的电磁环境越来越复杂，电磁干扰（EMI）现象日益严重，并且成为影响系统正常工作的明显障碍。
2 电磁干扰以及相关影响
电磁干扰按其能量传播的方式可分为辐射干扰和传导干扰2种。对于辐射干扰，采用屏蔽技术来消除可取得最好的效果；而对于传导干扰，采用磁性滤波组件来消除、抑制则是最有效和最经济的方法。将抗EMI组件安置到尽可能靠近干扰源的地方，可有效减少辐射干扰的产生。抗EMI磁性组件按其抑制或吸收传导干扰的工作原理又可分为吸收式抗EMI滤波器和组合式抗EMI滤波器。
随着电子设计、计算机与家用电器的大量涌现和广泛普及，电力网络所带来的噪讯干扰日益严重，甚至在某种程度上已经形成公害。特别是瞬态干扰，这类干扰来自于交流电线路上出现的突波（可能来自于电击）电压、电话响铃电压（铃响瞬间电压可高达100V以上）、火花放电等瞬间干扰讯号，其特点是作用时间极短，但电压幅度高、瞬态能量大。
瞬态干扰会造成单芯片交换式电源输出电压的波动，当此情况发生时，有可能会损坏TOPSwitch芯片，因此必须采用抑制措施。通常静电放电（ESD）和电快速瞬变脉冲群（EFT）对数字电路的危害要高于对模拟电路的影响。静电放电在5MHz~200MHz的频率范围内产生强烈的射频辐射。此辐射能量的峰值经常出现在35MHz~45MHz之间发生振荡。
由于许多I/O电缆的谐振频率也通常在这个频率范围内，当发生此类干扰时，电缆讯号中便会串入了大量的静电放电辐射能量。当电缆暴露在4kV~8kV静电放电环境中时，I/O电缆终端负载上可以测量到的感应电压可能高达600V。此电压远远超出了典型数字的Vth 0.4V规范。典型的感应脉冲持续时间大约为400ns。若将I/O电缆屏蔽起来，并使其两端接地，让内部讯号线路全部处于屏蔽层内，藉此可以将干扰减小60db~70db，负载上的感应电压也能够降到只有0.3V或以下。电快速瞬变脉冲也会产生相当强大的辐射，从而耦合到电缆和机壳线路当中。
电源线滤波器可以对电源进行保护。线路与接地之间的共模电容是抑制这种瞬态干扰的有效组件，它使干扰旁路到机壳上，使其远离内部电路。当这个电容的容量受到泄漏电流的限制而不能太大时，共模扼流圈必须提供更大的保护作用。这通常要求使用专门的带中心抽头的共模扼流圈，中心抽头通过一只电容（容量由泄漏电流决定）连接到机壳。共模扼流圈通常绕在高导磁率铁氧体芯上，其通常电感值为15mH~20mH。
3 EMI滤波器的需求日增
由于最近几年电子产品逐渐朝高功率、高传输速率、小型化方向发展，使得EMI问题越来越复杂且多样化，事实上这正意味着充分掌握EMI特性，同时在设计阶段事先导入预防措施采取正确的防范对策，才是有效克服日趋严格的EMI/EMC挑战最佳手段。电磁干扰滤波器（EMI Filter）是近年来被推广应用的1种新型组合组件。它能有效地抑制电路噪讯，提高电子设备的抗干扰能力及系统的可靠性，可广泛用于电子测量仪器、计算机机房设备、开关电源、测控系统等领域。
在滤波应用方面，涉及的不仅是所谓的无线电频谱，还有电源线，包括从直流到数百兆赫的辐射。就基地台和类似设备所面临问题，大多是由于电源质量不尽人意，存在许多开关瞬态现象。此外，由于终端设备体积越做越小，频率产生器离线路更近、电路板会更小，因此对于EMI滤波的要求也更严苛。
具备完整差模与共模滤波的电源供应器
4 EMI滤波器的类型
EMI滤波器依照其抑制或吸收传导干扰的工作原理不同之处，可以分为吸收式EMI滤波器以及组合式EMI滤波器2种，分别概述如下：
4.1 吸收式EMI滤波器
吸收式抗EMI滤波器在结构上相当于一个绕线或穿心的磁心线圈，这类滤波器主要是利用磁性材料的阻抗频率特性来达到抑制EMI的目的，由于磁心线圈在高频段时的阻抗远大于其在低频段的阻抗，为了达到最佳的干扰滤除效果，吸收式抗EMI滤波器在干扰的中心频段具有最大的阻抗值，而滤波器阻抗的峰值频率点一般来说会与磁性材料的截止频率成正比，即与磁性材料的起始磁导率成反比。因此，为了满足滤除不同频段电磁干扰的要求，用于吸收式抗EMI滤波器的材料必须加以系列化。对于不同的抗EMI材料具有不同的阻抗峰值频率点，分别针对滤除不同频段的干扰。
吸收式抗EMI滤波器按其具体用途可分为小讯号滤波器、中间（intermediate）滤波器和电源滤波器三大类。小讯号滤波器主要用于吸收多股并行讯号传输在线附加的干扰，如交换机数据联机、计算机主机与监视器之间的缆线、主机与磁盘驱动器排线干扰等等。此类滤波器一般制作成多孔平板状或扁平盒状，每条讯号线相当于都通过了1个单匝的磁心。对于不同的干扰频段，要求滤波器具有不同的阻抗峰值频率点，这可通过选择不同的材料来实现，而阻抗的大小则主要由磁心的长度来控制。
中间滤波器的安置必需要先得知电路上何种组件为干扰源，如晶体管或者是MOSFET所引起的过冲现象时，便可将滤波器直接安置于该干扰组件的接脚上。如果干扰源不易确定，但是干扰传输路径明确，此时便可将滤波器设置于该特定电路上。扼流线圈也是属于此种滤波器，一般为环形外观，可让所有可能产生干扰的线路都穿过或环绕在磁心上。扼流线圈的优点是具有极宽的频带及阻抗，但是要配置扼流线圈，就必需要注意各线路之间的绝缘以及电容数量。

在一般常见的交换式电源中，由于主要的EMI干扰源来多自于功率半导体组件的切换动作，因此产生的电磁发射EME（Electromagnetic Emission）通常是宽带的噪讯，其频率范围从交换工作频率到几MHz。所以，传导型电磁环境（EME）的测量频率范围在0.15MHz~30MHz，藉以符合国际标准的规范。设计EMI滤波器，就是要对交换频率及其高次谐波的噪讯给予足够的衰减。基于上述标准，通常情况下只要考虑将频率高于 150kHz的EME衰减至合理范围内即可。
一般应用于数字处理领域的低通滤波器同样适用于电子电力装置中，换言之，EMI滤波器的使用主要是为了满足几个需求，这些需求包括了规定要求的阻带频率以及阻带衰减、降低对电源线路的的频率衰减、低成本以及符合一般低通滤波器的模型。EMI滤波器通常置于交换式电源与电网相连的前端，是由串联电抗器和并联电容器组成的低通滤波器。
EMI滤波器的主要技术参数有：额定电压、额定电流、漏电流、测试电压、绝缘电阻、直流电阻、使用温度范围、工作温升Tr、插入损耗Adb、外形尺寸、重量等。上述参数中最重要的是插入损耗（亦称插入衰减），它是评价一款电磁干扰滤波器性能优劣的主要指针。
EMI 滤波器之设计，首先必须获得滤波器所需提供的噪声衰减量，此可利用各种噪声分离器分别量测出待测物在未加任何滤波器组件下之共模和差模原始噪声。接着利用上述所得结果，计算出所需的滤波器组件值，然后将整个设计好的滤波器加在待测物电源输入的最前端，并量测检查此时的噪声是否符合规范。以下就滤波器设计之步骤作介绍：
1) 量测原始共模和差模噪讯：噪声由电源传输阻抗稳定网络（LISN）取出以后，经过噪声分离器（Noise separator）可得到想要的噪声值，便可以频谱分析仪（Spectrum analyzer）来进行量测。
共模电流与差模电流的关系图
2) 计算衰减量：当取得共模或差模噪讯量之后，便要计算相关的噪讯衰减量，考虑到共模噪讯与差模噪讯，被衰减至规范标准时，有可能发生相位相同或相位相差而使得火线和中性线之总电压噪声大小超过规范的情况。为了避免这种情形发生，在计算衰减量时可先将标准设定于比规范限制小6dB之处，亦即使噪声抑制之要求更为严格，以避免滤波后噪声大小仍旧会超过规范限制。
3) 计算滤波器组件值：滤波器组件之电感、电容值愈大，则其对噪声之衰减能力愈强，且可达到之转折频率愈低，对低频噪声之抑制效果愈佳，但相对地必须付出成本、体积增加的代价。由材料特性可知，当电感、电容之值愈大时，组件阻抗特性的自共振频率愈低，可持续衰减噪声之频率范围相对变窄，因此其值不可无限制增大。考虑电容值对体积的变化率较电感值来得小，而且市售之电容器都有固定之容值，较缺乏弹性，所以在决定共模和差模滤波器的组件值时，应该要优先考虑电容，在安规限制许可下，尽量选用较大的容值。
6 实际执行设计时的重点
理论上来说，在电路设计阶段时，便要尽可能靠本身的布线设计来消除EMI噪讯，EMI滤波器的加入主要是为了消除在线路设计中所无法避免的EMI噪讯，而非降低线路设计流程复杂度的武器，当然，产品设计有其时间压力，设计者无可避免的会依赖现有的工具来降低设计阶段的时间损耗，过渡依赖滤波器的话，可能会产生不少糟糕的设计，比如说过长的接地线、错误的滤波器配置等等。
如果工程师具有系统设计经验，通常会在开始设计时就把电源线路EMI滤波器包含在电路中，而不是等到设计结束，却未能透过EMI测试时，才试图把滤波器挤进原有的布线当中。如果他们的设计建立在原有的设计基础上，那么所需要的滤波器功能可能便可以直接从过去的设计中沿用下来。但要是涉及不同类型高频交换电路和较高工作频率的全新设计，那么可能会面临需要分析的新的EMI问题。在一般的情况之下，设计者会了解这些EMI具有差模还是共模传导发射，并且实地进行测试，藉此了解在特定频率范围内需要达到多少衰减。
7 结论
电子系统的小型轻量化的发展，促使抗EMI滤波器也不断朝小型化、芯片化方向发展。多层单片式抗EMI组件就是近年来随着高密度表面组装技术（SMT）的发展而发展起来的一种新型表面黏着组件（SMD），由于其小型化的潜力很大，成为近年来研究和开发的热点。Vishay就推出了具备超薄封装的EMI滤波器，利用LLP无铅封装，提供最高达八信道的滤波器产品。而诸如ST等半导体公司则是逐渐将滤波组件整合到单芯片中，藉此能够有效的帮助产品体积的进一步微缩。Cypress则是采用结合2个展频锁相回路（PLL）的4-PLL时序组件Cypress，可降低电磁干扰问题，在电路设计上就不需要用到其它滤波手段来降低EMI。
ST公司的单芯片滤波产品
不论是从滤波器的整合性下手，或者是从容易产生EMI的组件进行改善，未来在面对系统EMI滤波设计问题时，还要面对产品更小更精致化的设计挑战，传统的事后补救式EMI滤波设计思维可能要从根本加以改进，利用更先进的开发工具，从前期规划就着手降低EMI的影响，如此不仅可以缩短开发时程，也可以避免滤波组件造成产品成本的增加。