大比特商务网旗下:
电子变压器 电感器 互感器 电抗器 电源 磁性材料 漆包线与三层绝缘线 生产设备与测试仪器 骨架 通用材料 绝缘材料
广告
广告
基于FPGA内部加法器的ps级DPWM实现
您的位置: 电子变压器与电感网 >技术与应用>正文

基于FPGA内部加法器的ps级DPWM实现

2019-12-05 09:43:54 来源:电子变压器与电感网

随着开关电源逐渐往高频化数字化方向发展,开关频率的提高对数字控制的精度提出了越来越高的要求。本文提出了一种基于低成本FPGA内部加法器延迟原理的ps级DPWM设计方案,可以在50MHz系统硬件晶振时钟下,实现1MHz开关频率、15位分辨率的高精度DPWM。

为了满足电子产品小型化的要求,开关电源高频化数字化的发展趋势日益明显。数字控制相比较DPWM的精度必须向着更高级别提升[1][4]。传统的模拟控制可以实现复杂的控制策略,提高了系统的可靠性和灵活性[1~4][8]。开关电源高频化带来的一个问题即数字控制精度问题日趋突出显现[10]。DPWM 的精度必须向着更高级别提升[1][4]。
本文提出了一种基于低成本FPGA 的新型产生FPGA,利用时钟信号在FPGA 内部加法器中的进位延迟[5][7][9],在系统外部输入时钟频率为50MHz、开关频率为1MHz的情况下,可以产生15位分辨率,可调精度达ps级(100ps以下)的高精度DPWM。
 
 
 
 
 
 
 
详细内容请查看附件
 

声明:转载此文是出于传递更多信息之目的。若有来源标注错误或侵犯了您的合法权益,请与我们联系,

我们将及时更正、删除,谢谢。

附件下载:
  • 赞一个(
    0
    )
  • 踩一下(
    0
    )
分享到:
阅读延展

微信

第一时间获取电子制造行业新鲜资讯和深度商业分析,请在微信公众账号中搜索“大比特商务网”或者“big-bit”,或用手机扫描左方二维码,即可获得大比特每日精华内容推送和最优搜索体验,并参与活动!

发表评论

  • 最新评论
  • 广告
  • 广告
  • 广告
广告
Copyright Big-Bit © 1999-2017 All Right Reserved 大比特资讯公司 版权所有      未经本网站书面特别授权,请勿转载或建立影像,违者依法追究相关法律责任