基于FPGA内部加法器的ps级DPWM实现
2019-12-05 09:43:54
来源：电子变压器与电感网
点击：5531
为了满足电子产品小型化的要求，开关电源高频化数字化的发展趋势日益明显。数字控制相比较DPWM的精度必须向着更高级别提升[1][4]。传统的模拟控制可以实现复杂的控制策略，提高了系统的可靠性和灵活性[1~4][8]。开关电源高频化带来的一个问题即数字控制精度问题日趋突出显现[10]。DPWM 的精度必须向着更高级别提升[1][4]。
本文提出了一种基于低成本FPGA 的新型产生FPGA，利用时钟信号在FPGA 内部加法器中的进位延迟[5][7][9]，在系统外部输入时钟频率为50MHz、开关频率为1MHz的情况下，可以产生15位分辨率，可调精度达ps级（100ps以下）的高精度DPWM。
声明：转载此文是出于传递更多信息之目的。若有来源标注错误或侵犯了您的合法权益，请与我们联系，我们将及时更正、删除，谢谢。
暂无评论