1 引言   
随着当前电子向着高频、高速、高灵敏度方向的发展，使得现代电子设备产生和接受电磁干扰的几率大大增加。电磁干扰能量可通过辐射性耦合或传导性耦合进行传输。在抗电磁干扰的辐射性危害方面，屏蔽是最好的措施，而在抑制电磁干扰信号的传导干扰方面，滤波器是其有效的器件。现在市场上的滤波器多由分立元器件组合而成，由于这些元器件在高频时的寄生参数，绕组连接方式和布线等的影响，使得由分立的元器件组成的滤波器在高频时性能较差。本文提出一种平面磁集成 LP（Low-Pass）滤波器，通过减少绕组间的分布电容来提高滤波器的高频幅频性能。
2 平面磁集成 LP 滤波器设计的理论基础
2.1 LP 滤波器的高频结构
无源元器件（如电容器和电感器等）在低频状态下，一般作为理想元器件，即当作纯电容和纯电感来考虑。但在较高频率状态下，器件特性已远远偏离其理想特性。因此必须考虑高频分布参数对器件的影响。在一个低通滤波器中，电感器可以看作是有一部分等效并联电容（EPC），电容器则可看作有一部分等效串联电感（ESL）[2]，如图 1 所示。当频率达到一定值时，这部分寄生参数将严重影响系统的高频幅频特性如图 2 所示[1]。
2.2 LP 滤波器平面磁集成结构
LP 滤波器平面集成磁结构是通过在平面绝缘板的两面直接嵌入两个平面绕组导体而形成的，如图 3(a) 所示，通过改变绕组的连接点，例如以 IG 为输入端口，OG 为输出端口时，即可等效得到 Low-Pass 滤波器，如图 3(b) 所示。
3 减少绕组间分布电容的研究
3.1 研究依据
由于这种 LP 平面磁集成结构两绕组靠得很近，使得电网中的各种噪声可通过它们之间的分布电容耦合进入电路。要解决这一问题的最好办法就是在初级和次级两绕组间增加一静电屏蔽层（如图 4 所示），其中 C1 和 C2 分别为初次级绕组与静电屏蔽层的之间的分布电容[3]。
3.2 理论分析
当考虑到一个实际的电感带有等效并联寄生电容时（如图 5 所示），它的等效阻抗为：
                              (1)
如果在式 (1) 的分母中增加一项 ω2L2C2（并且满足ω1L2C2=ω2L2C2），那么 Z=jωL1，就会变为理想的电感。基于这个想法我们把一个电感器平分为两部分，并且将其中点连接一电容并接地。其模型及等效电路如图 6 所示。将图 6(b) 分别进行解耦和 Y/Δ 变换，得到等效电路图如图 7和图 8 所示。当考虑到 M≤L/2 时，可以先忽略 M 不计．这时得到的 Y/Δ 变换参数为：
                             (2)

                        (3)
令 Cg=4Ce，则 Z12=1/Y12= jωL，这时电感成为一个理想电感，绕组间的寄生耦合电容就减为零，可达到我们所期望的目标。附加电容 Cg 可以通过外加一电容来实现，也可以利用绕组与地之间的寄生电容来实现。
3.3 具体实施
对于平面 LP 磁集成结构，为了得到期望的 Gg，可在两绕组间加入一地层，其平面结构如图 8 所示（图中为电感器一半结构）。其中磁心结构可采用 PlanarE38 和 PLTI38，绕组采用两层，每层 3 匝。绕组宽度为 2mm，绝缘层厚度为 0.07mm。它的等效电路如图 9 所示，忽略绕组损耗和磁心损耗。其中 L1、CP1、RP1 和 Rs1 分别代表电感器第一半的电感和寄生参数；L2、CP2、RP2 和 Rs2 分别为代表电感器另一半的参数；L3、Rs3 代表地层电感和电阻。若忽略地层电阻，则其简化电路如图 10 所示：
    1/Ce=1/CPl+1/CP2                                                 (4)
    Cg/2=Cl+C2=C3=C4                             (5)
如果能满足 Cg=4Ce(6)，那么线圈绕组间的寄生电容就可以减少至零。
4 仿真验证
由上述分析我们可以将其等效电路模型用 Saber 进行仿真验证，其中等效电路模型如图 11 所示，参数为Ce=8p，Cg=32p，L1=L2=0.3m，Rs=0.01Ω，C1=5p，ESL=9.5n，R1=R2=50Ω，R3=200mΩ。仿真结果如图 12 所示。从图中可看出，采用插入地层的平面 LP 结构的系统传函增益 (b) 要比插入前 (a) 的高频幅频特性有所改善，提高了约 9.5dB，从而证明这种结构的有效性。