1 引言
有源箝位正向变换器因其结构简单和良好的性能，在低功率至中功率应用中是最适合的拓扑之一[1]。它的能量被反复地循环贮存在变压器的漏电感和磁化电感中，同时可以为主开关获得零电压开关(ZVS)[2]。这样，它们就能够得到更高的效率，另外，功率变压器的调整电压能被自动地调制，于是，在电源开关的最大占空比超出50%的范围时得到了延伸[3]。所得结论是，有源箝位正向变换器具有宽广范围的良好适应性。它也能最恰当地选用变压器磁心[4]。这样，通常能帮助增大功率密度。因为磁心的B-H回线平面的第一和第三象限是对称地被激励的。然而，该变换器存在大的输出纹波电流削弱了具有其它的双端初级拓扑，同时要求有相对大的滤波电感器。所以，最大的可以达到的功率密度是受到限制的，同时也削弱了其它的动态性能[5]。
本文提出了用集成磁路(IM)改进有源箝位正向(ACF)变换器的设计方法。设计的集成磁路提供了合适的磁耦合，这种耦合使得输出纹波电流明显降低，尤其在其占空比为50%时，获得的是零纹波电流。于是，设计的变换器工作在50%的占空系数附近时，初级开关则同时可以具有最小的输出纹波电流和最小的电压应力。另外，在SR为轻负载时，均方根电流和循环损耗都将被降低，同时，变换器可以获得更高的效率。在本文中所提出的电路工作原理分析将与集成磁路的设计考虑一道进行。从包括传统的和改进设计的两种有源箝位正向变换器的实验结果，证实了本文所提出的分析之正确性。
2 电路说明和工作原理
a. 电路说明
基于迭加原理，我们知道在集成磁路的每个磁柱上的磁通是由所有绕组激励的磁通迭加的。因为在相同绕组电压、绕组匝数和磁通的横截面积的情况下，输出纹波电流可以借助电感器和变压器的正向耦合来减小。根据这种概念，用集成磁路改进设计的有源箝位正向变换器示于图1(a)。有源箝位电路由辅助开关Q2和箝位电容器C2组成。SR1和SR2是同步整流器。设计的集成磁路由一个磁心和三个绕组构成。如图1(a)所示，绕组ab和cd是围绕同一个磁心柱绕制的，分别具有Np匝和Ns匝，相当于起变压器的作用；绕组Ce是围绕其它的磁心柱绕制的，具有NL匝，相当于一个电感器。因为跨接在变压器绕组和电感器绕组的电压具有相同的极性，示于图1(b)，由变压器绕组和电感器绕组激励产生的磁通以正向耦合来降低有源箝位正向变换器输出纹波电流。集成磁路的绕组连接方法示于图1(a)，保证了交流磁通的正向耦合。用集成磁路改进设计的有源箝位正向变换器也可参见图1(c)所示。所设计的两种变换器的工作原理是相似的，所以，以下的叙述将聚焦于图1(a)所示的变换器。
b. 工作原理
为简化讨论的文字，用集成磁路(IM)设计的有源箝位正向(ACF)变换器被简称为IM-ACF变换器，而用分立磁路(DM)设计的ACF变换器则被称之为DM-ACF变换器。以下的分析是假设通过空气隙的漏磁通是可以忽略不计的情况下进行的。有源箝位正向变换器稳定的工作状态包括两个基本阶段，如图3所示。
① 阶段1[0，DT]如在图3(a)中所示，Q1导通
Q1导通和Q2断开。施加于初级绕组的电压Vab是正向的。在次级侧的感应电压Vcd也是正向的，强制SR2进行传导和SR1进行阻塞。相应地，绕组cd与绕组ce串联在一起传导满负荷电流。在这个阶段的周期中，在磁柱1和磁柱3上的两个磁通量增加。磁路的磁阻电路由图3(c)给出计算式：
φ2·R2=Np·ip-Ns·iL-φ1·R1                                    (1)
和                   φ1·R2=φ3·R3-NL·iL                                                 (2)
② 阶段2[DT，T]示于图3(b)，Q2导通。
图中可见，Q1是断开的，而Q2是导通的。施加于初级绕组的电压Vab是负的。在次级侧的感应电压Vcd也是负的，强制SR1进行传导和SR2进行阻塞。相应地，绕组Ce传导满负荷电流。在这个阶段的周期中，在磁柱1和磁柱3上的两个磁通量被减小。磁路的磁阻电路在图3(c)中给出计算式：
φ2·R2=Np·ip-φ1·R1                                              (3)
φ2·R2=φ3·R3-NL·iL                          (4)
根据伏—秒平衡原理对每个磁心柱计算，可以得到：
                                   (5)
                              (6)
从式(4)和提出的集成磁路的磁通关系式中，可以推导出以下计算式：
                      (7)
根据法拉第定律和计算式(6)，我们得出：
                                 (8)
                              (9)
将式(8)和式(9)代入式(7)，则可得到：
            (10)
从计算式(10)人们可以看到，借助适当地设计的R2和R3给出的占空比范围，可以使输出纹波电流最小化。有源箝位正向变换器的工作占空比通常被设计成50%左右，即可满足对初级开关的最小电压应力。所以，从计算式(10)得出的零纹波电流点则设置50%的占空比，以同时地使初级开关的输出纹波电流和电压应力最小化。这样，R2和R3则被确定为：
                           (11)
计算式(11)保证了有源箝位正向变换器适合的磁通耦合和优化。
将式(11)代入式(10)得到：
                       (12)
根据式(1)、式(9)、式(10)和提出的集成磁路的磁通量关系式，我们可得到以下计算式：

            (13)

在正常情况下，式(13)中的R2的系数是正数，因为低电压大电流DC-DC变换器在正常情况下满足NL≥Ns。为了满足式(11)中磁阻的要求和为了防止磁心的磁通产生饱和，磁心上的气隙将导致三个磁柱上的R1，R2和ΔiQ1的增加。
c. 集成磁路设计的考虑
提出的集成磁路每个磁心柱上的磁通量是不同的，而对于常规的磁性元件而言，磁心中的磁通电平是一致的。为保护磁心以防止其磁通饱和，在每个磁心柱上的磁通密度电平被视为是相同的。每个磁心柱上的交流磁通可以根据法拉第定律和磁心的磁通关系式估算。其直流磁通可以用图2所示的磁路磁阻电路的辅助方法计算。考虑到阶段2期间，ip的平均值等于零以及磁心的磁通关系式，在每个磁心柱中的直流磁通量可以从式(2)和式(3)推导出来。所以，在每个磁心柱上的最大磁通密度可以用式(14)的计算式估算：

(14)

参考资料
[1] Yilei bu; Huiming Chen; Zhengyu Lu; Zhaoming Qian; Kun Wei. Investigation of candidate topologies for brick DC-DC. IEEE APEC Austin. Texas: 1537-1540， March， 2005.
[2] Bor-Ren Lin， Kevin Huang， and David Wang. Analysis， Design， and Implementation of an Active Clamp Forward Converter with Synchro-nous Rectifier. IEEE Trans. Circuits and Systems， 2006， 53(6):1310-1319.
[3] Bum-Sun Lim， Hee-Jun Kim， and Won-Sup Chung. A Self-Driven Active Clamp Forward Converter Using the Auxiliary Winding of the Power Trans-former. IEEE Trans. Circuits and Systems. 2004， 51(10):549-551.
[4] Qiong Li and Fred C. Lee， Milan M. J. Design Considerations Of Transformer DC Bias of Forward Converter With Active-Clamp Reset. IEEE APEC. Dallas. Texas. 1999:553-559.
[5] Wei Chen， Guichao Hua， Sable， Fred Lee. Design Of High Efficiency， Low Profile， Low Voltage Converter With Integrated Magnetics. IEEE APEC Georgia. Atlanta. 1997:911-917.
（编译自《电源网》资料）